Дифференцирующее устройство

Номер патента: 221393

Опубликовано: 01.01.1968

Авторы: Всесоюзный, Пчахч

МПК: G06F 7/50

Метки: двоичных, переноса, сумматоров

...1 и соответственно выполняются следующие условия: (А,В,+А,В;)Р=.1 для элементов 7 (по входу 14) и (А,В, + А,В,) Р = 0 для элементов 8 (по входу 15). Указанные условия означают появление положительного минимума напрякения на выходе повторителя 7 и установление низкого (нулевого) уровня на выходе 8,Если разрешение на перенос 1 имеется для группы последовательных разрядов, то в подготовительном этапе цепь переноса будет состоять из диодов 2 и 1, включенных в проводящем состоянии, Импульс переноса 1, возникающий в одном из младших разрядов, распространяется по указанной цепи переноса с большой скоростью и завершает свой путь перед разрядом, для которого (Л; В, + А, В,) =О, и диод 1 оказывается запертым.При этом имеет место...

Номер патента: 625205

Опубликовано: 25.09.1978

Авторы: Демин, Зорин

МПК: G06F 7/50

Метки: паралленом, переноса, сквозного, сумматоре, формирования

...раз ряда операндов устройства.На чертеже показана функциональнаясхема первых трех разрядов устройства.Сигналы переноса формируются сразу.после того, как оба слагаемых поданы 25 на регистры операндов. Сигналы Х)- Х,625205 Заказ 5405 ППП Патент, г. Ужгород, ул. Проектная, 4 с соответствующих разрядов регистра первого операнда и сигналы ) 1- 3 с соответствующих разрядов регистра операнда поступают на входы элементов И 1- И 5 и на входы элементов ИЛИ 6 и 7.На выходах элементов И 3 - И 5 непосредственно формируются сигналы переноса для 2 -4 разрядов (поступающие в первом разряде непосредственно, а в последующих через элементы ИЛИ 8 и 9 на выходы 10-12) с младших соседних раэ О рядов операндов.Выходы элементов И 1 и 2 подключены...

Номер патента: 968818

Опубликовано: 23.10.1982

Авторы: Качанов, Стреляев, Шкабара

МПК: G06F 11/26

Метки: вычитателя, последовательного, сумматора

...И 15 сигналы единиц переноса поступают нв вход47 сумматора 6, в результате чего нввыходе 63 этого элемента формируетсясумма по модулюдва очередного разрядасуммы и единицы переноса. Эта сумма свыхода 63 сумматора 6 подается нв вход64 элемента 7 задержки, с его выхода65 подается нв вход 66 элемента ИЛИ8, в с выхода 67 последнего поступаетна счетный ввд 68 триггера 9, Еслисигнал на выходе 67 элемента 8 равен1 логической единице, то триггер 9 пере-"водится в противоположное состояние,Таким образом, если сумма по модулю:два кодов слагаемых равна сумме помодулю два кода суммы и единиц переноса,то триггер 9 к концу операции находитсяв нулевом состоянии. В противном случаетриггер 9 окажется в единичном состоянии и на единичном выходе 70...

Номер патента: 1061135

Опубликовано: 15.12.1983

Авторы: Голотюк, Попов, Юшкетов

МПК: G06F 7/50

Метки: блок, матричного, переноса, сумматора

...с кон. цами шин считывания соответственно первого и второго в-разрядных регистров того же гп-ичного разряда, третий вход узла коммутации соединен с входом старшей цифры, а четвертый вход - со входом поразряд. ного переноса а-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго т-ичных регистров следующего п-ичного разряда, пятый вход узла коммутации соединен с входом инверсии старшей цифры, а шестой вход - с входом инверсии поразрядного переноса т.нчного разряда блока, седьмой и восьмой входы узла коммутации соединены соответственно с третьим и четвертым выходами узла коммутации прудыдущего т-ичного разряда. пт-ичные разряды разбиты на группы, причем третий и...

Номер патента: 1322262

Опубликовано: 07.07.1987

Автор: Макаров

МПК: G06F 7/50

Метки: последовательно, поступающих, суммирования, чисел

...по этому адре 1322262 4В + С, прищ;В +С .+С при .щ1 в п В и равен сумме последних щ чисел, поступающих последовательно на входы 8 устройства, 25Число щ определяется коэффициентом пересчета счетчика 3 и может быть произвольным. Если щ = 2 , п старших разрядов выходного кода равны среднему арифметическому из щ последова тельно поступивших чисел,Работу устройства в течение одного такта можно проследить по временным диаграммам (фиг, 2). Диаграммы представлены для конкретного устройства, у реализованного на микросхемах серии К 155 при частоте тактового сигнала 2 МГц и длительности 300 нс (диаграмма 1). Состояние счетчика 3 изменяется по заднему фронту тактового сиг нала (диаграмма 2), времяравно длительности переходного процесса в счетчике...