Устройство для

Ой-".И.С:АН И Е ИЗОБРЕТЕН ИЯ Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависгхое от авт. свидетельства-Заявлено 04 Л 11.1971 ( 1631531/18-24),Ч, Кл. б 061 7/385 с присоединением заявки-Гооударстаеннай номитет Сааата миниотроа сссР но делам изобретеиий и открытийПриО р и т ет - Опубликовано 27.1 Х.1973, Бюллетень х,е 38 Дата оплбликозания опсания 27.111.1974 УДЫ, 681.325.5 088.8) Авторыизобретения А. Я. Гапунин, В, Н, Кондратьев, Б, А. Малышевский н В. П, Ярошенко 3 а 51 в те; ь УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ В СИСТЕМЕ СЧИСЛЕНИЯ С ОСНОВАНИЕМ ( - 2)Изобретение Относитс 51 к выч 11 слите.чыОЙ 1 технике. Известно устройство для сумх 1;рования в;системе счисления с основанием ( - 2), содержащее блоки по 1 азрядного сло 5 кени 51, триггеры,регистров слагаемых и логические схемы цепей переноса.С целью упрощения в предлагаемом устроистве первы 1 блок поразрядного сложения соединен с едицц: ньви выходами перво: о и второго триперов и с шиной переноса из предыдущего,разряда, нулевые выходы первого .1 второго триггеров подключены к первым схемам И и ИЛИ, выод первой схемы И подключенОдном 5 из входв второЙ схе ь ИЛИ, второй вход которой соединен с выходом второй схемы И, связаной одним входом с выходом первой схемы ИЛИ, а вт- рым Входом - с шиной перенОса из пведыдг цего разряда, выход второй схемы ИЛ 1 соединен со входом второго блока поразр 5 ди- го сложения, связан 11 ого с нулевьм и ед 1 ни:1- ным выходами соответственно третьего и четвертого триггеров, единичные выходы которы., подключены к третьи м схема м И и ИЛИ, причем выход третьей схемы И соединен с Одним из входов четвертой схемы ИЛИ, второй вход которой соединен с выходом четвтой схемы И, соединеоной первым входом с выходом третьей схемы ИЛИ, а вторым,входом - с выходом второй схемы ИЛИ, выход четьертой схемы 11 ЛИ соединен с пипой переноса в следующий, разряд.Схема предлагаемого устройства для уммцрования в системе счисления с основанием ( - 2) представлена на чертеже.Схемы четноо и нечетного разрядов состоят из блоков поразрядного сложения 1 и 2 соответственно и цепей переноса, состоящих из лопческпх схем И 3 и 4 и схем ИЛИ 5 и 6 для:етного разряда, и лопгческцх схем И 7 ц 8 и схем ИЛИ 9 и 10 для нечетното разряда. Триггеры 11 ц 12 четного разряда принадлежат соответственно регистрам первоговторого слагаемых, триггеры 15 ц 14 нечетно,о разряда - регистрам первого ц второго сла; аемых; 15 - 111:1 а сигнала переноса цз предыдуш О разряда; 15 1 17 - выходы поразряд.ных сумм совоттвенно .етОго и иее оного разрядов; 15 1 19 - выхды переносв соог П ветственио чстнго:1 1 е 11 ет 1 Ого разрядов.Устройство работает следуюцим образом,Для образования четного разряда суммы, взятой с обратным знакомна вход поразрядног, сложения 1 поступают соответствующие раз.25 ряды слагаемых с единичных выходов триггеров 11 и 12 регистров первого и второго слагаемых, а также сигнал переноса из предыдущего разряда. Выходной сигнал блока 1 представляет собой значение соответствующего раз- ЗО ряда суммы, взятой с ооратным знаком. Дл:.),р.,")1т)(,),) формврова)ния переноса из четного разряда сигналы с )нулевых выходов триггеров И, 12 поступают па вход схемы И 3 и ИЛИ б.Си)нал с выхода )схемы 5 пост)упает (па вход схемы И 4, на второй вход которой поступает сигал переноса )из предыдущего раз)ряда. С выхо)да,схемы 4 сипнал поступает на вход схемы ИЛИ б, )на )второй вход которой поступает )си)гнап с выхода схег)ы д, )в,результате чего на (выходе схемы 6 формируется сигнал переноса )из четного разряда.Для об)разованин нелетного раз)ряда суммь. Ба блок по)раз)рядното сложения 2 поступает сипнал с,нулевого выхода триггера 13 и с единя (ного выхода т)ритгера 14 соо гветствуощ(.- (регистров, а также )сигнал пере)носа из чет(о;о )разр 5 да) в )резльтате чегоа вь.),о)де блока 2 форми)руется соответ)ствующнй разряд суммы. Для форм)и)ро(ва)ния пере)носа из нечетного )раз)ряда сипналы с иди)нчных выходов т)ри гср)в , И )и 14 поступают на входы схемы И 7; схемы ИЛИ 9. С выхода схемьспг ал поступает на вход схемы ИЛИ О, па второй вход кото)рой поступает сг;а( с выхода схемы 7, в результате чего форм)руется сигнал )Б переноса из нечетного разряда. 1 ре;(мст пзобрстея УсроЙство дл 5 Су.):)прова Б ссе).счн пения с основапнем 1 - 2), соде)рапсс З( блоки поразрядного сложения, триггеры реги. сэров слагаемых и логические схемы цепей переноса, отличающееся тем, что, с целью упро. щения устройства для реализации сложен)ия чисел, взятых с обрат)ными зна(ка)ми, первый блок поразрядного сложения соеди)не(н с единичными выходами пе)рвого и второго триггеров )и с шиной переноса из предыдущего разряда, нулевые выходы первого и вт(о)рого т(риггеров подключены к первым схемам И и ИЛИ, выход пе(рвой схвмы И подклочен к одному из входов второй схе)мы ИЛИ, второй вход которой (соедине)н с выходом второй схемы И, связа)нпой одним входом )с )выхо(до.( первой схемы ИЛИ, а вторым входсм - с шиной переноса )из предыдущего разряда, выхо)д второй схемы ИЛИ соедине)н со входом второ. о блока поразрядного сложения, связанного с улег)ьъ и едни)чным Выходе)ъи со ответстве)пно третьего и четве)ртого тригерон,выходы которых подклопе)ны ; третьим схемам И и ИЛИ, причем выход третьей схемы И сое)двнен с одним нз вхс)дов четвертой схемы ИЛИ, второй вход кото(рой соедпне)н с выходом четвертой схемы И, соед(непноЙ первым входом с выход:) т;,стьеЙ схемы ИЛИ, а вторым входом - с )вьхо)до второй схемы ИЛИ, ьыход четвертой схемы ИЛИ соед:;е с ш(ой пе)реноса в с е;(; .)- щий разряд.