Аналого-цифровой преобразователь

(рлч)1 19ИСАНИ БРЕТ ИДЕТЕЛЬСТВУ АВТОРСКОМ ИХХ) иг.1 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Патент Франции В 2222800, кл. Н 03 К 1 3/14, 1979Гоэбенко В.П. Телевизионный аналого-цифровой преобразователь на мик росхемах 1107 ПВ 1. - Техника кино и телевидения, 1984, У 12, с. 31-34. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычислительной технике и может быть нспольэовано в системах связи с импульсно-кодовой модуляцией, Изобретениепозволяет повысить точность преобразования. Это достигается тем, что ваналого-цифровой преобразователь, содержащий согласующий ускпитель 2, Кусилителей-ограничителей 3, источник5 напряжения ограничения, источник 6опорного напряжения смещения, К параллельных аналого-цифровых преобразователей 4, регистр 10, блок 16 задержек, введены (К) блоков 7 коррекции ошибок, регистры 13 и 14 сдвига,дешифраторы 8 и 12, коммутатор 9.1 э.п. ф"лы, 2 ип.Изобретение относится к вычислительной технике и может быть использовано в системах связи с импульснокодовой модуляцией.Целью изобретения является повышение точности преобразования,На фиг.приведена функциональная схема преобразователя; на фиг,2функциональная схема блока коррекцнииАналого-цифровой преобразователь(фиг, 1) содержит входную шину 1,согласующий усилитель 2, К усилителей-ограничителей 3, К параллельных 15аналого-цифровых преобразователей(АЦП) 4, источник 5 напряжения ограничения, источник 6 опорного напряжения смешения, Кблоков 7 коррекции ошибок, дешифратор 8, комму- Отатор 9, регистр 10, выходную шину11, дешифратор 12, регистр 13 сдвига, регистр 14 сдвига, шину 15 сигнала тактовой частоты, блок 16 задержек, 25Каждый иэ Кблоков 7 (фиг. 2)содержит регистр 17 сдвига, блок 18вычитания, регистр 19, блок 20 сложения, дешифратор 21, элемент ИЛИ 22,регистр 23 сдвига, элемент ИЛИ 24, 30элемент НЕ 25, дешифратор 26, регистр27 сдвига.Устройство работает следующим образом.На входную шину 1 и далее на согласующий усилитель 2 поступает широкополосный информационный сигналсвязи, например телевизионный сигнал.В согласующем усилителе телевизионныйсигнал усиливается, ограничивается по 0спектру, снова ускпивается и привязывается к определенному уровню (например, по вершинам синхроимпульсов).Синхроимпульсы частоты строк, необходимые для работы, могут быть поданы из вне, а могут быть выделены изтелевизионного сигнала в одном из узлов согласующего усилителя 2, с выхода которого телевизионный сигнал поступает на объединенные первые входыК блоков усилителей-ограничителей 3,в которых осуществляется усилениесигнала, ограничение его с двух сторон и,смещение. Усиление и смещениенеобходимы для согласования размахапреобразуемого сигнала с динамическим диапазоном каждого параллельногоаналого-цифрового преобразователя(АЦП) 4, При этом диапазон изменения3 14189С выхода 1-го параллельного АЦПП-разрядные кодовые группы поступаютна четвертые входы соответствующегоблока 7, на первые входы которого поступает код с выхода (1-1)-го блока7. В -м блоке 7 вычисляется и запоминается двоичная кодовая комбинацияна выходе (1+1)-го параллельного АЦП4, соответствующая положению на его 10шкале квантования нижней границы шкалы квантования -го параллельного АЦП4 (т.е. определяется нижняя границазоны сопряжения шкал квантованияи(1+1)-го параллельных АЦП 4). Эта 15операция осуществляется без перерываобработки информационного сигнала вмоменты времени, соответствующие незначительной скорости изменения егозначений, например, при попадании не 20менее двух последовательных отсчетовинформационного сигнала в зону сопряжения. Дпя этого используется сигнал,поступающий на второй вход -го блока7 с третьего выхода (1+1)-го блока 7, 25Логическая "1" соответствует появлению кода верхней границы шкалы квантования (например, при п=8:11111111)(+1)-го параллельного АЦП 4, логический "О" - отсутствию такового 1 30кода, Тем самым исключается влияниединамической составляющей погрешности преобразования на точность коррекцииеУказанная выше двоичная кодоваякомбинация суммируется затем с каждойкодовой комбинацией, поступающей с выхода х-го параллельного АЦП 4, Результат поступает на первый вход (- -1)-го блока 7 и на соответствующий 40 информационный вход коммутатора 9, На втором выходе 1-го блока 7 формируется сигнал логической "1" в случае появления на выходе соответствующего параллельного АИП 4 кода верхней грани цы его шкалы квантования и логического иОи при отсутствии укаэанного вьппе кода. Сигналы с вторых выходов всех блоков 7 поступают на первые управляющие входы дешифратора 8. 50С выхода К-го параллельного АЦП 4 П-разрядные кодовые группы поступают через регистр 13 на первый вхоц (К)-го блока 7 и на второй управляющий вход коммутатора 9, В (К)-м 55 блоке 7 кодовые группы используются для вычисления и запоминания кодовой комбинации на вьмоде К-го параллель 034ного АЦП 4, соответствующей положению на его шкале квантования нижнейграницы шкалы квантования (К)-гопараллельного АЦП 4,С выхода К-го параллельного АЦП 4П-раэрядные кодовые группы поступают на дешифратор 12, который формирует логическую "1" при появлении кодаверхней границы шкалы квантованияК-го параллельного АЦП 4, логический"0" - при отсутствии такого кода,С выхода дешифратора 12 сигналпоступает на второй вход (К)-гоблока 7, где используется для определения момента попадания значенийинформационного сигнала в зону сопряжения шкал квантования К-го и (К)-гопараллельных АЦП 4, Этот же сигналчерез регистр 14 поступает на второйуправляющий вход дешифратора 8. Этотсигнал аналогичен по назначению сигналам, поступающим на первые управляющие входы дешифратора 8. Регистры 13и 14 предназначены для задержки сигнала, например, на один тактовый интервал, аналогичный задержке сигналав каждом блоке 7, связанной с анализом в блоках 7 двух последовательныхво времени отсчетов сигнала.Дешифратор 8 по существу преобразует К-разрядный входной унитарныйкод в двоичный код управления коммутатором 9, Унитарный код характеризуетположение отсчетов информационногосигнала относительно шкал квантованияпараллельных АЦП 4, В зависимости отэтого коммутатор 9 обеспечивает подключение кодовых комбинаций на входрегистра 1 О с выхода блока 7, соот -ветствующего тому параллельному АЦП4, в диапазоне амплитудного квантования которого попал информационный сигнал,Разрядность кода на первых информационных входах коммутатора 9 является функцией 1, например, при 3.=Кна соответствующий информационныйвход коммутатора 9 поступает П-разрядный код с выхода регистра 13, апри 1=1 на соответствующий вход коммутатора 9 поступает (и+1 о К)-разрядный код с первого выхода первогоблока 7. Все информационные входыкоммутатора 9 рассматриваются как(и+1 ор,1 К)-разрядные, Недостающиестаршие разряды дпя (2-К)-информационных входов полагаются равными нуги.8903 40 Таким образом, в предлагаемом устройстве повьппается точность преобразования за счет цифровой коррекции ошибок преобразования, Коррекция осуществляется путем введения зон сопряжения шкал квантования отдельных интегральных преобразователей и анализа отсчетов информационного сигнала, попадающих в эти зоны. При этом, с целью исключения влияния динамических погрешностей на результаты коррекпии анализируются лишь те отсче - ты, которые соответствуют малым ско 50 55 5 14Сформированный (и+ХоЕ)-разрядный код записывается в регистр 1 О ипоступает на выходную шину 11. Тактирование всех регистров и блоков 7осуществляется сигналом тактовой частоты, снимаемым с второго блока 16,Блок 7 работает следующим образом,На его четвертый вход с выхода-го параллельного АЦП 4 поступаетП-разрядная кодовая группа.В -м блоке 7 она поступает на вход дешифратора 21, на выходе которого формируется логическая 1" при, появлении наего входе кода нижней границы шкалыквантования -го параллельного АЦП4 и логический "0" при отсутствииэтого кода.С выхода дешифратора 21 сигналпоступает на первый вход элемента 22,на второй вход которого поступаетсигнал переноса с выхода дешифратора26 (+1)-го блока 7. Деппзрратор 26формирует . логическую "1" при появлении на его входе кода верхней границы (5.+1)-го параллельного АЦП 4.Таким образом, на выходе элемента22 логический "0" формируется толькопри попадании отсчета информационного сигнала в зону сопряжения шкалквантования -го и (+1)-го параллельных АЦП 4, Далее этот сигнал поступа"ет на второй вход элемента 24 черезрегистр 23, а на первый вход - непосредственно,Регистр 23 осуществляет задержкусигнала, например, на один тактовыйинтервал,На выходе элемента 24 логический"0" формируется только при попадании,например, двух последовательных отсчетов сигнала в зону сопряжения шкалквантования -го и (+1)-го параллельных АЦП 4После инверсии в элементе25 сигнал поступает на управляющийвход регистра 19, в который при наличии логической "1" на его управляющемвходе записывается значение кода пошкале (х+1)-го параллельного АЦП 4,Это значение вычисляется в блоке 18на первый вход которого поступает кодс выхода д-го параллельного АЦП 4через третий регистр 17, осуществляющий такую же задержку сигнала, каки регистр 23, Тем самым для вычисления берется второй иэ двух последовательяых во времени отсчетов, попадающих в зону сопряжения, На первыйвход блока 8 поступает код с первого 5 10 15 20 25 30 35 выхода (+1)-го блока 7, соответствующий этому же отсчету,После вычисления значение кода записывается в регистре 19 и сохраняется в нем до появления условий (двапоследовательных во времени отсчетасигнала - в зоне сопряжения) для следующей коррекции,В дальнейшем цифровой код, соответствующий отсчету информационногосигнала, попадающему в пределы шкалыквантования (К)-го параллельногоАЦП 4, формируется на выходе блока20 путем добавления к П-разрядномукоду с выхода (К)-го параллельногоАЦП 4 поступающему на первый входблока 20 через регистр 17, кода, содержащегося в регистре 19. Сформированный на выходе блока 20 код подается через коммутатор 9 на информационный вход регистра 10, а также на первый вход блока 18 (К)-го блока 7,где он используется в соответствующиемоменты времени дпя вычисления изаписи кода в регистр 19 1 К)-гоблока 7. Далее работа (К)-го и остальных блоков 7 происходит аналогично.Сигнал с выхода дешифратора 26-го блока 7 через регистр 27 подается на -й первый управляющий вход дешифратора 8, Регистр 27 обеспечиваетподачу управляющего сигнала на -йпервый управляющий вход дешифратора8 и далее на первые управляющие входы коммутатора 9 одновременно с поступлением на -й первый информационный вход коммутатора 9 соответствующего ему цифрового кода с выхода блока 20 -го блока 7.На второй вход регистра 17, первые входы регистров 23 и 27 каждого блока 7 подан сигнал тактовой частоты с второго выхода блока 16,7 141890 ростям изменения значений информационного сигнала. Формула изобретения 1, Аналого-цифровой преобразователь, содержащий согласующий усилитель, вход которого является входной шиной, а выход соединен с первыми входами К усилителей-ограничителей, вторые входы которых объединены и соединены с выходом источника напряжения ограничения, а выходы К усилителей-ограничителей соединены соответственно с первыми входами К параллельных аналого-цифровых преобразователей, вторые выходы котсрых объединены и соединены с выходом источника опорного напряжения смещения, а тре О тьи входы соединены с соответствующими первыми выходами блока задержек, вход которого является шиной сигнала тактовой частоты, а второй выход соединен с управляющим входом регист ра, выход которого является выходной шиной, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразования, в него введены Кблоков коррекции ошибок, два регистра ЗО сдвига, два дешифратора и коммутатор, выход которого соединен с информационным входом регистра, первые инфор - мационные входы коммутатора соединены с соответствующими первыми выходами блоков коррекции ошибок, второй информационный вход коммутатора объединен с первым входом (К)-го блока коррекции ошибок и соединен с выходом первого регистра сдвига, вторые выходы блоков коррекции ошибок соединены с соответствующими первыми управляющими входами первого дешифратора, первый и третий выходы (+1)-го блока коррекции ошибок, где =1,2, 45 К, соединены соответственно с первым и вторым входами -го блока коррекции ошибок, второй вход ( К)-го блока коррекции ошибок объединен с первым входом второго регистра сдвига и соединен с выходом второго дешифратора, третьи входы блоков коррекции ошибок объединены с вторым входом второго и первым входом первого регистров сдвига и соединены с вторым выходом блока задержек, четвертые входы каждого -го блока кор 38.рекции ошибок соединены с соответствующими выходами каждого -го параллельного аналого-цифрового преобразователя, выходы которого соединены соответственно с вторыми входами первого регистра сдвига и входами второго дешифратора, причем выход второго регистра сдвига соединен с вторым управляющим входом второго дешифратора, выходы которого соединены с соответствующими управляющими входами коммутатора2. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что каждый блок коррекции ошибок выполнен на двух дешифраторах, трех регистрах сдвига, регистре, блоке вычитания, блоке сложения, двух элементах ИЛИ и элементе НЕ, выход которого соединен с управляющим входом регистра, информационные входы которого соединены соответственно с выходами блока вычитания, первые входы которого являются первыми входами блока коррекции ошибок, второй вход блока вычитания объединен с первым входом блока сложения и соединен с выходом первого регистра сдвига, первый вход которого объединен с входами первого и второго дешифраторов и является четвертым входом блока коррекции ошибок, третьим входом которого являются объединенные второй вход первого регистра сдвига и первые входы второго и третьего регистров сдвига, второй вход последнего из которых соединен с выходом первого дешифратора и является третьим выходом блока коррекции ошибок, кроме первого блока коррекции ошибок, выход третьего регистрасдвига является вторым выходом блока коррекции ошибок, второй вход второго регистра сдвига объединен с первымвходом первого элемента ИЛИ и соединен с выходом второго элемента ИЛИ,выход второго регистра сдвига соединен с вторым входом первого элемента ИЛИ, выход которого соединен с входомэлемента НЕ, причем первый вход второго элемента ИЛИ соединен с выходом второго дешифратора, второй вход является вторым входом блока коррекцииошибок, первым выходом которого является выход блока сложения, второйвход которого соединен с выходом регистра,Корректор С,Черн Тирах 928 Подп Государственного комитета С делам изобретений и открытий осква Ж, Раушская наб.,Заказ 4167 сное ВНИИП 4/ 3035 эводственно-долиграфическое предприятие, г. Ужгород, ул. Проектная