Устройство для выбора такта в системах управления светофорной сигнализацией
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 396704
Автор: Втор
Текст
о а;-д-Нй е И 3 .БУВТ 4."-"Н И Я Союз Советских Социалистических Республик396704 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ дстсльства М от авт. с Зависимо.Ч.Кл, 6 08 д 107 1658659,18-24 ) 7.1971 Заявлс сосдсем завки акоев Государственный комитеСовета 1 лнннстров СССРпо делам изобретенийи открытий Приоритст -Опубликовано 29.71 .1973. Бюл;снь Ле 36 УДК 621 - 52 цсания 28.1.1974 Дата опубликования Авторизобрете А. Н. Чепель Специальное конструкторское бюро промьшлеццой автоматикаявитель УСТРОЙСТВО ДЛЯ ВЫБОРА ТАКТА В СИ ПРАВЛЕНИЯ СВЕТОФОРНОЙ СИГНАЛИ ЕМАХ ЦИЕЙ блок Ь связи и блокзашси отрдодтьвдсмои фазы.Устройство работает следующим образом.При отработке первой фазы блок 7 здиисчерез регистр 5 памяти и олок 1 развязки 1 формирует сигнал высокого уровня цд одюм из выходов первой коорддты коммутируощсй матрицы. На се вьходерсутствует сигнал, включающий светофорную сигцдлиздцшо о первого такта. При вызове второй фазы в регистр 1 памяти блоком 2 записи ол ществляется запись сипдла вызываемой фазы. На выкоде матрицы появляется сигцал низкого уровня, включающий светофорную сигнализацию 1. - , третьего такта (розежутоого); основнымитактдзи являются первьш и второй. По окончании времени горец ции третьего такта в блок 6 свя 2,) интервала времени (ца чертеж поступает соответствующий сиг вляющий запись в регистр 5 блок 7 записи сигнала второй ф ветствующем входе первой коор 25 цы оказывается сигнал низкого дящий ца ее выход и включаю цую сигнализацию второго такт зы) вплоть до вызова следующ нейшая работа устройства 30 ацалогичнь;м образом.Изобретение относится к област; автоматики и вычислительной техники и предназначено для использования в системах управления светофорной сигнализацией с мцогофазной схемой организации движения транспорта.Известны устройства для выбора така, например, в системах управления светофорной сигнализацией, содержащие коммутруощук матрицу, выход которой соедине с каналом включения светофора. Предложенное устройство отличаес тем, что в него введены последовательно включе - ные блок связи, блок записи отрабатываемой фазы, первый регистр памяти и блок развязки, выход которого соединен с одной из координат коммутирующей матрицы, подключенной к входу блока связи, и последовательно соединенные блок записи вызываемой фазы и второй регистр памяти, выход которого подсоединен к другой координате коммутирующей ма гриць,Это позволяет расширить область применения устройства, использовать его в системах организации движения с любым числом фаз.На чертеже показана блок-схема устройства.Она содержит рсгистр 1 памяти (вьзываемо фазы), блок 2 записи вызываемой фазы. коммутирующую матрицу 8, блок 4 развязки, регистр 5 памяти (отрабатываемой фазы),ия сигнализдзи от ддтчикд е ис показан) нал, осущестпам чсрсз азы, и на соотдинаты матриуровня, прохощий светофора (второи фд ей фазы, Дальосмществляет396704 Пр ед мет из о бретения оставитель Е, Иванеева Корректор Е. Блюмнн автор ва ед Л. Грачева:Ьказ 6 Изд. Ьо 192 о Тираж 602Ц.1111111 Государственного комитега Совета Министрио делам изооретений и открытийМосква, Ж, Раушская иао., д. 4/5 подписное ь. гии. Костромского сиривлсиии исательств, ногин рафии и к:икиой торговлн Устройство для выбора такта, например, в системах управления светофорной сгн нализацией, содержащее коммутирующую матрицу, выход которой соединен с каналом включения светофора, отлц ацощееся тем, что, с целью расширения области применения устройства, оно содержит последовательно включенные Олок связи, Олок зс 1 п 11 с 1 Ораба 1 ываемо фазы, первый регистр памяти и блок развязки, выход которого соединен с одной из координат коммутирующей матрицы, нодк,поченной и 5 входу блока связи, и последовательно соединенные блок записи вызываемой фазы и второй регистр памяти, выход которого подкл 1 очен к другой координате коммутирующей матрицы,
СмотретьЗаявка
1658659
А. Н. Чепель Специальное конструкторское бюро промышленной автоматики
втор изобретени
МПК / Метки
МПК: G08G 1/083
Метки: выбора, светофорной, сигнализацией, системах, такта
Опубликовано: 01.01.1973
Код ссылки
<a href="https://patents.su/2-396704-ustrojjstvo-dlya-vybora-takta-v-sistemakh-upravleniya-svetofornojj-signalizaciejj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для выбора такта в системах управления светофорной сигнализацией</a>
Устройство для контроля блоков постоянной памяти
Номер патента: 584338
Опубликовано: 15.12.1977
Авторы: Кожевникова, Полевик, Усанов
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...3, соединенному с выходом блока 10.Выход блока 4 соединен со входом блока 9. 5Устройство может работать в трех режимах, задаваемых блоком управления: режимеподсчета контрольных сумм блока постояннойпамяти, режиме проверки сравнением и режиме автономной проверки блока оперативной памяти,В режиме подсчета контрольных сумм блок7 управления обеспечивает сложение в блоке3 подсчета контрольных сумм информации,считываемой из блока 14 по адресу, задаваемому счетчиком 8, Интервалы адресов, в пределах которых суммпруется информация, задаются блоком 7 автоматически. Результатызаносятся в блок 4 оперативной памяти с последующей выдачей их на печать через блок9 вывода.Зная эталонные контрольные суммы блока14, можно определять массив...
Передающее устройство системы с решающей обратной связью с повторением только искаженных комбинаций
Номер патента: 642860
Опубликовано: 15.01.1979
Авторы: Афанасьев, Замрий, Захаров, Рожков, Фролов
МПК: H04L 1/16
Метки: искаженных, комбинаций, обратной, передающее, повторением, решающей, связью, системы
...для установки емкости повторителя.Устройство работает следующим образом.В исходном состоянии блок памяти 1625 и блок 14 для анализа свободны отинформации, а положение распределителя записи 11 и распределителя считывания 19 обеспечивает готовность остальныхблоков к записи комбинации на вход блока памяти 16, при этом разрешается работа датчика комбинации Покой 2 и вцдача этих комбинаций на выход через элемент ИЛИ 4 и блок для кодирования 6.В режиме передача информации каждая группа из 1 информационных разрядов,Э 5 соответствующих одной комбинации, с выхода буферного накопителя 1 со скоростью Т =-М Ь гп,где И - скорость передачи информации в канале связи;Ь - количество повторяемых комбинацийпри запросе;в - емкость регистров блока памяти...
Устройство для контроля блоков постоянной памяти
Номер патента: 858115
Опубликовано: 23.08.1981
Авторы: Бородин, Егорова, Огнев, Шамаев
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...двоичного числа, выходы которого подключены к одним из входов блока сравнения, информационные выходы сумматора соединены с другими входами бло-,ка, сравнения, выход которого соединен с вы ходом устройства, введен счетчик, вход которого соединен с выходом переноса единиц.сумматора, а выходы счетчика соединены ссоответствующими входами сумматора,На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит контролируемыйблок постоянной памяти Л, сумматор 2,счетчик 3, блок сравнения 4, блок установки контрольного двоичного числа 5и шину разрежения сравнения 6.Устройство работает следующим образом.При подаче на вход блока памяти Лпоследовательно изменяемого кода ацреса и импульса запроса с выхода блокапамяти...
Устройство для контроля блоков постоянной памяти
Номер патента: 1125657
Опубликовано: 23.11.1984
Авторы: Бабаев, Бакакин, Исаев, Попов
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...контрольных сигналов блока 15 сравнения;элемент И 62 - обращение к накоги.т 0телю 12 элемент И 63 - опрос кодоРного жгута через дешифратор 16;. элемент И 64 вырабатывает сигнал ошибок; элемент И 65 - Формированиявре в :енной диаграмм (,пуск Формирователя 13 управляющих сигналов (; эле 2- мент И-ИЛИ 67 формирует счетный им,пульс адреса.Формирователь 13 управляющих. сиГналон (фиг 4 ) содержит регистр 77,элементы И 78 - 81 и триггеры 824 д и 83 еРегистр 77 содержит п Р 5 -триггеров в зависимости от контролируемого блокаБлоки, нходящле в предложенное45 устройство, выполнены на интегральных схемах, например, серии "34,Блок 10 ввода ко 1 ч 1 тролируе 1 юх сигналон пОзнОляет прОизВодить считыва"ние контрольной информации с перфоя карты н...
Устройство для программирования блоков постоянной памяти
Номер патента: 1453447
Опубликовано: 23.01.1989
МПК: G11C 17/00
Метки: блоков, памяти, постоянной, программирования
...на вход триггера 30 только тогда, когда код адреса строки проверяемой ячейки памяти блока 5 не совпадает с содержимым регистра :2 адреса неисправной строки (игнорируется ошибка этой строки,. так какона должна быть заменена). Если иа триггере 30 фиксируется логическая "1" (обнаружена ошибка еще в однойстроке блока 5), то происходит сбросустройства.в исходное состояние черезэлементы ИЛИ 43, ИЛИ-НЕ 44, триггер 36, и на выходе 10 выдается сигнал "Конец работы".Если на триггере 30 до конца проверки блока 5 не фиксируется ошибка, то сигналом с вькода регистра 1 по .входу 25 блока 8 через элемент И-ИЛИ38 содержимое счетчика 34 увеличивается на единицу и устройство переходит на второй режим работы "Прог-:раммирование неисправной строки"...
Предыдущий патент: Устройство для преобразования угла поворота
Следующий патент: Тренажер для обучения навыкам по релюнту цифровой вычислительной машины
Случайный патент: Цифровой измеритель отношения временных интервалов