Устройство дискретной фазовой синхронизации

лрО йА Н ЮЕ ЗФПВ 0 союз СоветскихСоциалистическихРеспублик ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУивением заявк ри Государственный комитет Совета Министров СССР па делам изобретений и открытийвит УСТРОЙСТВО РЕТНОЙ Ф ОЙ СИНХРОНИЗАЦИ чения импульсовности на выходеваемой на вход дствии со знакомла относительно вИзвестные устрность фазировапинипуляции входноЦель изобретензирования при вции входного сигиДля этого выхосов коррекции пдобавления имоуполнительно введ в импульснои последователь- опорного генератора, подаелителя частоты, в соответрасстройки выходного сигнаходного.ойства имеют низкую точя при высокой скорости маго сигнала.ия - повысить точность фаысокой скорости мавипуляала.д схемы исключения импульодключен ко входу схемы льсов коррекции через доенный делитель частоты на Изобретение относится .к электросвязи иможет быть использовано как устройство выделения тактовой частоты из принимаемогосигнала,Известны устройства дискретной фазовойсинхронизации, содержащие стабилизированный по частоте неуправляемый генератор,частота которого посредством делителяуменьшается в и раз так, что частота сигнала (Р) на его,выходе равняется скоростиманипуляциями входного сигнала, Фаза выходного сигнала изменяется дискретными шага 1ми Л= путем добавления или исключ п два, второй выход которого подключен к третьему входу входного узла.Блок-схема описьсваемого устройства данана чертеже, где приняты следующие обозна.чения: 1 - опорный генератор; 2 - схема исключения импульсов коррекции (схема НЕТ); 3 - делитель на два; 4 - схема добавления импульсов коррекции (схема И);5 - делитель частоты на т; 6 - фазовый дискриминатор (схема И); 7 - входной узел;8 - источник входного сигнала.Сигнал опорного генератора 1, имеющийформу меандра, пройдя схему 2 исключения импульсов коррекции, делитель 3 на два и 15 схему 4 добавления импульсов коррекции,подается на делитель 5 частоты с коэффициентом деления а. Во входном уз- ле 7 осуществляется логическое дифференцирование двоичных символов входного 20 сигнала, т. е. формируются импульсы коррекции, соответствующие фронтам входного сигнала, привязанные по фазе к тактовым позициям пвппульсов опорного генератора.Каждый импульс коррекции, попадая на схе му 2 исключения импульсов коррекции (непосредственно или через узел усреднения), запрещает один из импульсов опорного генератора, Связь делителя 3 с входным узлом ооеспечивает синхронизацию состояния триггер 30 делителя 3, соответствующие исключенные им391750 Предмет изобретения Составитель 3. РапопортТехред Т. Миронова Редактор Т. Иванова Корректоры; М. Лейзерман и Е. МихееваЗаказ 3120/13 Изд.833 Тираж 678 Ц 1-ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д, 4/5Подписное Типография, пр, Сапунова, 2 пульсы на его входе всегда имеют одинаковую полярность. Импульсы коррекции с выхода узла 7 поступают на второй вход фазового дискриминатора б. Если входной сипнал опережает по фазе выходной, то на выходе фазового дискриминатора б появляется импульс коррекции на добавление, который записывается в импульсную последовательность на выходе делителя 3 в схеме 4 добавления.Предлагаемая схема имеет два канала управления, разделенных делителем на два. Устройство дискретной фазовой синхронизации, содержащее опорный генератор, первый выход которого подключен к одному пз входов схемы исключения импульсов коррекции, к другому входу которой подключен первый выход входного узла, к одному .из входов последнего подключен второй выход опорното генератора, а второй выход входного узла подключен к первому входу схемы добавле ния импулысов коррекции через фазовый дискриминатор, к другому входу последнего подключен делитель частоты на т, соединенный со схемой добавления импульсов коррекции, при этом ко второму входу входного узла 10 подключен источник входного сигнала, отличаюи 1 ееся тем, что, с целью повышения точности фазирования при высокой скорости манипуляции входного сигналавыход схемы исключения импульсов коррекции подключен 15 ко входу схемы добавления импульсов коррекции через дополнительно введенный делитель частоты на два, второй выход которого подключен к третьему входу входного узла.