Устройство для изменения периодов следования

Союз Советских Социвлистических РессублинЗависимое от авт. свидетельстваЗаявлено 261.1971 ( 1618211/26-9)с присоединением заявкиПриоритетОпубликовано 01.111.1973. Бюллетень13Дата опубликования описания 17 Х.1973 Кл. Н Комитет ос долею вобретеиий и открытий ори Совете Министров СССР21.(374.4 (088 8) торобретения М, Г. Зиск аявитель ТРОЙСТВО ДЛЯ ИЗМЕНЕНИЯ ПЕРИОДОВ СЛЕДОВАНИЯ ИМПУЛЬСОВввед вход Изобретение относится к области радиотехники, в частности к импульсной технике.Известны устройства для изменения периодов следования импульсов, содержащие делитель эталонной частоты, схемы совпадения и счетчик - регистр памяти, которые позволяют получать сигнал с периодом следования импульсов, изменяющимся тсо ступенчато-пилообразному закону. Сигнал на выходе таких устройств представляет собой последовательность импульсов, каждый последующий период которой отличается от предыдущего на время, равное периоду сигнала, поступающего на вход устройства. Периоды следования импульсов на выходе известных устройств изменяются от величины, равной периоду входных импульсов, до величины, равной произведению периода входных импульсов на емкость делителя эталонной частоты.Недостатком известных устройств является то, что они формируют сигнал с.несимметричным законом изменения периодов следования выходных импульсов.Цель изобретения - создание устройства, позволяющего осуществлять изменение периодов следования импульсов по симметричному закону.В предлагаемое устройство дополнительноены схемы И, ИЛИ и трипгер знака, котораго соединен с выходом счетчика -регистра памяти, а выход каждого из триггеров счетчика - регистра памяти подключен к первому входу соответствующей схемы И, вторые входы схемы И соединены с выхода ми триггера знака, причем схемы И, подключенные к выходам одного и того же /-го триггера счетчика - регистра памяти, соединены с разными выходами триггера знака, а выходы этих схем И через схему ИЛИ сое динены с установочным входом -го триггераделителя эталонной частоты, где т = 1, 2, 3 и.На фиг. 1 изображена схема описываемогоустройства; на фиг. 2 - то же, при г = 2.Делитель 1 эталонной частоты содеркитпоследовательно включенные триггеры 2 2 з 2 со счетными входами, а счетчик - регистр 3 памяти состоит из последовательно включенных триггеров 4 т, 4, 4 со счетны ми входами. Выход счетчика - регистра памяти соединен со счетным входом триггера 5 зпа,ка.Каждый выход каждого триггера счетчика -регистра:памяти подключен ко входу собственной схемы И.Левые выходы триггеров 4 т, 4 ь 4 соединены со входами четных схем И (бв, б б), правые выходы триггеров 44, 4 соединены со входами нечетных схем И О бьбб)55 60 65 Левый выход триггера 5 знака соединен со вторыми входами четных схем И (бз, 64, б), а правый - со вторыми входами нечетных схем И (б, бз 6).Выход делителя 1 эталонной частоты соединен: со входом счетчика - регистра 3 памяти и с третьими входами всех схем И (6, 6 б, бз б). Выход схем И (б, и 6,), входы которых соединены с триггером 4, счетчика - регистра памяти, через схему ИЛИ 7, соединены с установочным входом трипгера 2, делителя эталонной частоты; выходы схем И (бз и 64), входы которых ооединены с триггером 4 з счетчика - регистра памяти, через схему ИЛИ 7 соединены с установочным входом триггера 2, делителя эталонной частоты, и т. д. В общем случае выходы, схем И, входы которьп соединены с выходами -то триггера счетчика - регистра памяти, через схему ИЛИ подключены к установочному входу -го триггера делителя эталонной частоты.Работает устройство следующим образом. Для упрощения предположим, что и = 2, а вообще и может быть любым целым положительным числом.Пусть в начальный момент триггеры 22 4 ь 4 з и 5 находятся в нулевых состояниях, Входной сигнал эталонной частоты с периодом Т следования импульсов поступает на вход делителя эталонной частоты. Четные схемы И (б, и 64) подготовлены трипгером 5 знака для пропускания сигнала, а нечетные схемы И (б и бз) не подготовлены для пропускания сигнала.На выходе делителя эталонной частоты в момент его переполнения появляется импульс, т. е. через 2" периода входного сигнала, Первый период выходного сигнала равен 2" Т = = 2 з Т = 4 Т. Импульс с выхода делителя эталонной частоты, появившийся через период 4 Т, поступает на вход счетчика - регистра памяти и на входы схем И (6 - 64).Счетчик - регистр, памяти изменит свое состояние на единицу. Если ранее состояние счетчика - регистра памяти по левым коллекторам было (00), то теперь оно равно 10. В результате только на выходе. одной схемы И 6, появится сигнал, который через схему ИЛИ 7, поступит на установочный вход триггера 2, и таким образом изменит состояние делителя эталонной частоты на единицу, т. е. до прихода очередного импульса на вход устройства в делителе 1 будет зарегистрировано состояние единица (10), и, следовательно, импульс переполнения делителя 1 на его выходе появится через период (2" - 1) Т = = 3 Т, Этот импульс вновь поступает на вход счетчика - регистра памяти и на входы схем И (6 - 64).После этого состояние счетчика - регистра памяти опять изменится,на единицу. В нем теперь будет зафиксировано число два (01). Импульс с выхода делителя 1 через схему И 64, схему ИЛИ 7,произведет запись единицы в триггер 29, т. е. до прихода очередного 5 10 15 20 25 30 35 40 45 50 импульса на вход устройства в делителе 1 будет записано число два (01), и, следовательно, импульс переполнения делителя появится па его выходе через период (2" - 2) Т = 2 Т.В результате следующего цикла работы к моменту прихода очередного импульса на вход делителя в нем будет зафиксировано число три (11), и импульс на выходе устройства появится через период, равный (2" - 3) Т = Т. К этому времени на вход счетчика в регистра памяти поступит число импульсов, равное его емкости (четыре импульса), и на выходе счетчика - регистра памяти появится сигнал его переполнения, который, поступая на счетный вход трипгера 5 знака, меняет его состояние на противоположное. После опрокидывания трипгера 5 знака нечетные схемы И (б, и бз) подтотавливаются для пропускания сигналов, а четные схемы И (бг и 64), которые ранее были подготовлены для пропускания сигналов, не смогут их пропускать. К этому же времени, т. е. после формирования периода между выходными импульсами, равного Т, в счетчике - регистре памяти будет зафиксировано на левых выходах триггеров число (00), однако левые выходы триггеров теперь не участвуют в работе, так как схемы И (б, и 64) не подготовлены для пропускания сигналов.На правых выходах триггеров 4, и 4 соответственно будет зафиксировано число три (11), т. е. до прихода, очередного импульса на вход устройства через схемы И (б и бз), схемы ИЛИ (7 и 7 з) в делителе 1 будет записано число три (11), т. е. импульс переполнения делителя:появится через период (2 П - 3) Т = Т.Импульс с выхода делителя 1 поступит на вход счетчика - регистра памяти и на вход схем И (6 - 64). После чего состояние счетчика - регистра памяти вновь изменится на единицу. На правых выходах триггеров 4 и 4 з будет зарегистрировано число два (01), это число два через схему И бз, схему ИЛИ 7, будет переписано в делитель 1. Импульс на выходе устройства появится через период (2 д - 2)Т = 2 Т, и т. д,Таким образом, получается симметричный закон изменения периодов следования выходных импульсов. Пр ед м ет из о бр етени я Устройство для изменения периодов следования импульсов, содержащее делитель эталонной частоты, состоящий из триггеров, счетчик - регистр памяти, схемы И, отличающееся тем, что, с целью получения симметричного закона изменения.периодов следования импульсов, в состав устройства дополнительно введены схемы И, ИЛИ и триггер знака, вход которого соединен с выходом счетчика - регистра памяти, а выход каждого из триггеров счетчика - регистра памяти подключен к первому входу соответствующей схемы И,Заказ 1363/12 Изд,288 Тираж 780 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., л. 4/5 Типография, пр. Сапунова, 2 вторыс входы схем И соединены с выходами тритгера знака, причем схемы И, подключенные к выходам одного и того хке г-то триггера счетчика - регистра памяти, соединены с разными выходами триггера знака, а выходыэтих схем И через схему ИЛИ соединеныс установочным входом 1-го триггера делителяэталонной частоты, где= 1, 2, 3 и.