Цифровой фазометр

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9)ЯО ш) 1) С 01 й 25/О Т СССРТНРЫТИЙ ГОСУДАРСТВЕННЫИ НОМ ПО ДЕЛАМ ИЗОБРЕТЕНИИ ПИСАНИЕ ИЗОБРЕТЕНИАВТОРСКОМУ СВИДЕТЕЛЬСТВУ 21) 3487390/18-2122) 31.08.8246) 23О 2. 84. Бюл7 2) С,М,МаевскийА,С.Милковский Р 7 ,К,Батуреви(54)(57) ЦИфРОВОИ фАЗОМЕТР, содержащий два формирователя, входы которых соединеныс первым и вторым входами цифрового фазометра, элемент совпадений, генератор квантующих импульсов, делитель частоты и первый триггер, вход которого подключен к входу запуска фазометра, а выход к первому входу элемента совпадений, о т л и ч а ю щ и й с я тем, что, с целью повышения точности измерения фазовых сдвигов сигналов, в него введены арифметический блок, первы второй, третий и четнертый запомин ющие регистры, первый и второй коммутаторы, выходы которых соединены соответственно с первым и вторым входами арифметического блока, реверсный счетчик, второй делитель частоты, первый, второй и третий элементы ИЛИ, второй и третий триггеры, первый, второй и третий элеенты задержки, причем выход генератора квантующих импульсов соединен с входом делителя частоты, выходы разрядов которого подключены к сигнальным входам первого и нторого запоминающих регистров, выход первого формиронателя соединен с управляющим входом первого запоминающего регистра, выход второго формирователя подключен к управляющему входу второго запоминающего регистра, к входу устанонки в0второго делителя частоты и к входу первого элемента з адержки, выходом соедин енного с входом установки в 0 первого триггера, вторым входом элемента совпадений, входом второго элемента задержки, управляющим входом третьего запоминающего регистра ипервым входом первого элемента ИЛИ, выход которого подключен к входу второго делителя частоты, соединенного выходом с управляющими входами первого и второго коммутаторон, первые входы которых подключены к выходам первого и второго запоминающих регистров, при этом второй и тре тий входы перного кЬммутатора соединены с выходом четвертого запоминающего регистра и выходом цифрового фазометра, второй вход второго коммутатора подключен к выходу третьего запоминающего регистра, вход которого соединен с первым выходом арифметического блока и входом четвертого запоминающего регистра, второй выход арифметического блока подключен к управляющему входу реверсивного счетчика, счетный вход которого соединен с выходом второго элемента задержки и вторым входом первого элемента ИЛИ, вход предустановки реверсивного счетчика по)т=ключен к выходу второго элемеита ИЛИ к управляющему входу четвертого за - поминающего регистра и к входам установки в 0. второго и третьего триггеров, входы которых соединены с выходами соответственно переноса и заема реверсивного счетчика, выход третьего триггера подключен к одному входу третьего элемента ИЛИ, другой вход которого соединен с выходоМ второго триггера и выходом арифметического блока, а выход - с третьим входом нторого коммутатора и входом третьего элемента задержки, выход третьего элемента задержки подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом элемента совпадений, 1075187Изобретение относится к измерительной технике и может быть использонано для измерения фазового сдвига непрерывных радиосигналов.Наиболее близким к предлагаемому является цифровой фаэометр, содержащий два формирователя, первый и второй триггеры, первый и второй элементы совпадений, генератор кнантующих импульсов, счетчик импульсов и делитель частоты, причем входы Фор миронателей соединены с входами фазометра, а их выходы - с соответствующими управляющими входами первого триггера, выход которого подключен к входу первого элемента совпа дений, выход второго элемента совпадений соединен с входом делителя частоты и с вторым входом первого элемента совпадений, выход которого подключен к входу счетчика импуль сов, выход генератора квантующих импульсов соединен с первым входом нторого элемента совпадений, второй вход которого подключен к выходу второго триггера, выход делителя 25 частоты соединен с первым входом второго триггера, второй вход которого подключен к входу запуска фазометра и к входу установки в 0 счетчика импульсов 1 .Недостатком известного цифрового фазометра является недостаточно высокая точность измерения фазовых сднигон сигналов, Это обусловлено тем, что он имеет большое значение систематической погрешности от шумов,з 5 вызванной разрывностью фазовой характеристики - соответствием нулевого фазового сдвига фазовому сдвигу, равному 360 , Систематическая погрешность от шумов, вызванная разрыв ностью фазовой характеристики, возникает в результате усреднения значений отсчетов фазового сдвига, лежащих в области разрыва фазовой характеристики, при этом среднее зна чение измеряемого фазового сдвига определяемое, например, по двум близким значениям, равным 359 и 1 оказывается равным359 +1 50ж ж 4 Оср Сост авляюшая по грешн ости из мер ени я фазового сдвига, обусловленная разрывностью фазовой характеристики н данном случае составляет 180Цель изобретения - повышение точности измерения фазовых сднигон сигналов. Поставленная цель достигается 60 тем, что в цифровой фазометр, содержащий два Формирователя, входы которых соединены с соответствующими входами цифрового фазометра, элемент совпадений, генератор квантующих импульсон, делитель частоты и первыйтриггер, вход которого подключен квходу запуска фазометра, а выходк первому входу элемента совпадений,введены арифметический блок, первый,второй, третий и четнертый запоминающие регистры, первый и второй коммутаторы, выходы которых соединенысоответственно с первым и вторым входами арифметического блока, реверсинный счетчик, второй делитель частоты, первый, второй и третий элемент ИЛИ, второй и третий триггеры,первый, второй и третий элементызадержки, причем выход генератораквантующих импульсов соединен с входом делителя частоты, выходы разрядов которого подключены к сигнальным входам первого и второго запоминающего регистров, выход первогоформирователя соединен с управляющимвходом первого запоминающего регистра, выход второго формирователяподключен к управляющему входу второго запоминающего регистра, к входуустановки в О 1 второго делителячастоты и к входу первого элементазадержки, выход которого соединен свходом установки н О первоготриггера, нторым входом элементасонпадений, входом второго элементазадержки, управляющим входом третьего запоминающего регистра и первымвходом первого элемента ИЛИ, выходкоторого подключен к входу второгоделителя частоты, выходы которогосоединены с управляющими входамипервого и второго коммутаторов, первые входы которых подключены к выходам первого и второго запоминающихрегистров, при этом второй и третийвходы первого коммутатора соединены сс выходом четвертого запоминающегорегистра и выходом циФрового фазометра, второй вход второго коммутатораподключен к выходу третьего запоминающего регистра, вход которого соединен с первым выходом арифметического блока и входом четвертого запоминающего регистра, второй выходарифметического блока подключен куправляющему входу реверсивного счетчика, счетный вход которого соединенс выходом второго элемента задержкии вторым входом первого элементаИЛИ, вход предустановки ренерсивногосчетчика подключен к выходу второгоэлемента ИЛИ, к управляющему входучетвертого запоминающего регистраи к входам установки н 0 нторого и третьего триггеров, входы которых соединены с выходами соответственно переноса и заема реверсивногосчетчика, выход третьего триггераподключен к одному входу третьегоэлемента ИЛИ, другой вход которогосоединен с выходомвторого триггераи выходом арифметического блока, авыход - с третьим входом второго коммутатора и входом третьего элементазадержки, выход третьего элементазадержки подключен к первому входувторого элемента ИЛИ, второй входкоторого соединен с выходом элемента совпадений,Первое значение фазового свдигазаносят в выходной запоминающий регистр, Последующие отсчеты фазовогосдвига сравнивают со значением, хранящимся в выходном регистре, и накапливают информацию о разности количеств отклонений разных знаков последующих значений фазовых сдвигов относительно значения, хранящегося в 15выходном регистре, При превышениизначением указанной разности некоторого заданного числа значение, хранящиеся в выходном регистре, корректируют в сторону уменьшения разностисравниваемых значений фазовых сдвигов.Таким образом, в предлагаемомцифровом фаэометре среднее значениеизмеряемого фазового сдвига сигналовполучают путем запоминания одногоиэ текущих значений фазового сдвигаи коррекции его до получения значения, при котором знаки отклоненийот него последующих значений фазовых сдвигов станут равновероятными,При этом для определения среднегозначения измеряемого фазового сдвига сигналов не используют суммирование значений фазовых сдвигов, приводящее в противопоставляемом цифровом З 5фазометре к систематической погрешности от шумов, обусловленной разрывностью фазовой характеристики,Поэтому указанная составляющая погрешности измерения в предложенном устройстве отсутствует, что обуславливает его более высокую точность,На чертеже приведена структурнаясхема устройства. 45Цифровой фазометр содержит первыйтриггер 1, формирователи 2 и 3, первый элемент ИЛИ 4, элемент 5 совпадений, первый элемент 6 задержки,второй делитель 7 частоты, второйэлемент 8 задержки, второй элементИЛИ 9, первый коммутатор 10, первыйзапоминающий регистр 11, генератор12 квантующих импульсов, четвертыйзапоминающий регистр 13, третий запоминающий регистр 14, арифметический блок 15, второй коммутатор 16,второй запоминающий регистр 17, первый делитель 18 частоты, второй триггер 19, реверсивный счетчик 20,третий элемент 21 ИЛИ, третий элемент 22 задержки и третий триггер 23,причем входы циФрового Фазометраподключены к входам соответственнопервого и второго формирователей,выход первого формирователя 3 соеди нен с управляющим входом первого запоминающего регистра 11, выход генератора 12 квантующих импульсов подключен к входу делителя 18 частоты, выходы разрядов которого соединены с сигнальным входами первого и второго запоминающих регистров 11 и 17, выход второго формирователя 2 подключен к входу установки в 0 делителя 7 частоты, управляющему входу второго запоминающего регистра 17 и входу первого элемента 6 задержки, выход которого соединен со входом установки в 0 первого триггера 1, вторым входом элемента 5 совпадений, управляющим входом третьего запоминающего регистра 14, входом второго элемента 8 задержки и первым входом первого элемента 4 ИЛИ, выход второго элемента 8 задержки подключен к счетному входу реверсивного счетчика 20 и второму входу первого элемента 4 ИЛИ, выход которого соединен с входом делителя 7 частоты, выходы первого и второго запоминающего регистров 11 и 17 подключены к первым входам соответственно первого и второго коммутаторов 10 и 16, управляющие входы которых соединены с выходами делителя 7 частоты, выходы первого и второго коммутато- ров 10 и 16 подключены соответственно к первому и второму входам ариФ- метического блока 15, первый выход которого соединен с входами четверторого и второго запоминающих регистров 13 и 17, выход третьего запоминающего регистра 14 подключен к второму входу второго коммутатора 16, выход четвертого запоминающего регистра 13, являющийся выходом цифрового фазометра, соединен с вторым и третьим входами первого коммутатора 10, вход запуска цифрового фазометра подключен к входу первого триггера 1, выход которого соединен с первым входом элемента 5 совпадений, выход которого подключен к второму входу второго элемента 9 ИЛИ, выход которого соединен с управляющим входом четвертого запоминающего регистра 13, входом предустановки реверсивного счетчика 20 и входами установки в 0 второго и третьего триггеров 19 и 23, второй выход ариФ- метического блока подключен к управляющему входу реверсивного счетчика 20, выходы переноса и заема которого соединены с входами соответственно второго и третьего триггеров 19 и 23, выход второго триггера 13 подключен к управляющему входу арифметического блока 15 и к одному входу третьего элемента 21 ИЛИ, другой вход которого соединен с выходом третьего триггера 23, выход третьего элемента 21 ИЛИ подключен ;к третьему входу второго коммутато 1075187ра 16 и к входу третьего элемента22 задержки, выход которого соединенс первым входом второго элемента 9ИЛИ,Устройство работает следующим 5образом,Формирователи 2 и 3 производяткороткие импульсы в моменты переходаисследуемых сигналов через нулевоезначение, например, из области отрицательных значений в область положительных значений,Полученные короткие импульсы поступают на управляющие входы первого и второго запоминающих регистров 11 и 17 и осуществляют перепись в них значений кодовделителя 18 частоты, заполняемогоимпульсами генератора 12. Период заполнения делителя 18 частоты устанавливают равным периоду исследуеыхсигналов, поэтому каждому мгновенно-. 2 Ому значению фазы исследуемого сигнала соответствует определенное значение кода делителя 18 частоты, Короткий импульс с выхода второго формиронателя 2 устанавливает н нулевое 25состояние делитель 7 частоты, выходной код которого поступает на управляющие входы первого и второго коммутаторон 10 и 16 и подключает к ихныходам первые входы, При этом запомОкенные первым и вторым запоминающими регистрами 11 и 17 значения кодов поступают через первый и второйкоммутаторы 10 и 16 на нходы арифметического блока 15, нычисляющего З 5их разность, соответствующую измеряемому фазовому сдвигу.Цифровой фазометр предназначендля измерения фазовых сдвигов сигналов фиксированнйй частоты, равнойчастоте заполнения делителя 18 частоты Работа в широком диапазонечастот может быть обеспечена известными методами, например переносомизмеряемого фазового сдвига сигналовс любой частоты диапазона на фиксированную частоту с помощью преобраэонания частоты, Поддержание равенстна частоты преобразованных сигналовчастоте заполнения делителя частотыможет быть достигнуто при помощи 5 Очастотной и фаэовой антоподстройкичастоты сигнала гетеродина,уу 1 ГФВнешним сигналомЗапуск114 рный триггер устанавливают в состояние логической единицы.55Короткий выходной импульс второгоформирователя 2 задерживается первымэлементом б задержки на время, равное времени прохождения сигналов отвходов коммутаторов до выходов арифметического блока 15, проходит через открытый выходным сигналом первого триггера 1 элемент 5 совпаденийи через нторой элемент 9 ИЛИ на управляющий вход четвертого запоминаю щего регистра и осуществляет перепись и него выходного кода арифметического блока 15, соответствующегозначению измеряемого фаэоного сдвига, а также установку в нулевое со.стояние нторого и третьего триггеров и установку в реверсивном счетчике 20 кода М /2, соответствующегополовине его емкости, Короткий импульс с выхода первого элемента задержки осуществляет также установкув исходное нулевое состояние первого триггера, перепись кода арифметического блока 15 в третий запоминающий регистр, а также проходитчерез первый элемент 4 ИЛИ на входвторого делителя 7 частоты. Изменившийся при этом код второго делителячастоты подключает выходы коммутаторов к их вторым входам, При этомарифметический блок 15 вычисляетразность значений кодов, поступающихна его входы с выходов третьего ичетвертого запоминающих регистровчерез второй и первый коммутаторысоответственно, В данном такте работы арифметический блок 15 используют как устройство сравнения значения фазового сдвига Ч э , записанного н четвертом (ныходном) запоминающем регистре 13 с последующим(текущим) значением фазового сдвигавычисленным арифметическим блоком 15 и записанным в третьем запоминающем регистре 13.При значении разности сравниваемых фазовых сдвигов ЬЦ = ( зь Ют"свторого выхода арифметическогоблока 15 на управляющий вход реверсивного счетчика поступает потенциал, при котором реверсивный счетчикработает н режиме суммирования, Еслизначение Ь: з -ц с , на второмвыходе арифметического блока 15 формируется инверсный сигнал, переключающий реверсивный счетчик н режимвычитания.Содержащиеся но входных сигналахшумы, а также собственные аппаратурные шумы цифрового фазометра приводят к флуктуациям переходов исследуемых сигналон через нулевое значение,Поэтому при неизменном значении измеряемого фазового сдвига измеренныен каждом периоде исследуемых сигналов значения Фазового сдвига соответствуют случайным числам, распределенным, как правило, по нормальномузакону и характеризующимся среднимзначениям и дисперсией,Если значение кода, записанного н четвертый запоминающий регистр 1, окажется равным среднему значению 9 измеряемого фазового сдвига, то отклонения последующих значений фазовых сдвигов в сторону больших или меньших значений относительно среднегозначения будут иметь равную вероятность. При этом разность значений кодов, записанных в третий и четвертый запоминающие регистры 14, 13, также с равной вероятностью будут иметь значения ьц ъ 1 или йци, 5 Так, если значения фазовых сдвигов, записываемых в третий запоминающий регистр 14, равны-ЬЧ или ЦЬ, где 6 щи, то значеиие разности кодов четвертого и третьего регистров 13 10 и 14 составит соответственно Щ (Ч ЮЬЬЮк иу-Я+64=-Ь-О-ьщ=2 п щ так как емкость арифметического блока 15 соответствует 2 КВ рассмотренном случае равноверо ятных отклонений значений фазовых сдвигов, записываемых в третий запоминающий регистр 14, от значения, записанного четвертый запоминающий регистр 13 со второго вы хода арифметического блока 15 на ,управляющий вход реверсивного счетчика 20, с равной вероятностью будут поступать сигналы логического 0 и логической 1, 25Короткий импульс с выхода первого элемента б з адержки, з адержанный вторым элементом 8 задержки на время, равное времени прохождения сигналов от входов коммутаторов до выходов арифметического блока 15, поступает на счетный вход реверсивного счетчика 20 и через первый элемент 4 ИЛИ на вход делителя 7 частоты, Изменившийся при этом код делителя 7 частоты подключает выходы первого и второго коммутаторов 10 и 16 к их третьим входам, Количества импуль-, сов, сосчитанных реверсивным счетчиком 20 в режимах суммирования и вычитания будут равны при выборе достат. 40 точно большого значения емкости реверсивного счетчика, Поэтому сигналы на выходах переноса и заема реверсивного счетчика будут отсутствовать, 45Если значение фазового сдвига, записанное в четвертом запоминающем регистре 13, не равно его среднему значению, то количества импульсов, сосчитанных реверсивным счетчиком 20 50 в режимах суммирования и вычитания,будут неравномерны,что приведет к появлению импульсов на выходе переноса или заема и опрокидыванию соответственно второго или третьего триггера. Сигнал логической 1 с выхода второго или третьего триггера 19 или 23 проходит через третий элемент 21 ИЛИ и поступает на третий вход второго коммутатора 16. Указанный 60 сигнал обеспечивает появление на выходе коммутатора 16 кода, соответствующего значению приращения фазового сдвига, на которое предусмотрено производить коррекцию результата,65 хранящегося н четвертом регистре 13. Знак коррекции определяется состоянием триггера 19, выходной сигнал которого поступает на управляющий вход блока 15 и задает операцию суммирования или вычитания, Блок 15 вычисляет при этом сумму или разность значения выходного кода запоминающего регистра 13 и значения корректирующего кода, Сигнал с выхода третьего элемента 21 ИЛИ задерживается элементом 22 задержки на время, равное времени прохождения сигналов от входов коммутатора до выхода арифмети - ческого блока, проходит через второй элемент 9 ИЛИ и осуществляет перепись выходного сигнала блока 15 в запоминающий регистр 13, а также установку в счетчике 20 кода предустановки /2 и установку в нулевое состояние триггеров 19 и 23.И в дальнейшем в течение каждого периода исследуемых сигналов определяют текущее значение их Фазового сдвига, находят знак его отклонения от значения, хранящегося в выходном регистре, и накапливают при помощи реверсивного счетчика информацию о разности коли еств указанных отклонений разных знаков. При превышении значением разности количеств откло- нений разных знаков числа Й/2 значение результата, хранящееся в четвертом регистре, корректируют при помощи арифметического блока на определен ное значение в сторону уменьшения разности сравниваемых значений Фазовых сдвигов, Таким образом, значение кода в четвертом регистре отслеживает среднее значение измеряемрго Фазового сдвига,Таким образом, благодаря применению в предложенном фазометре схемыотслеживания среднего значения фазового сдвига, включающей арифметический блок 15, третий и четвертый запогжнающие регистры 13, 14 и первыйи второй коммутаторы 10 и 16, реверсивный счетчик 20, второй и третийтриггеры 19 и 23, делитель 7 частоты,первый, второй и третий элементы 4,9 и 21 ИЛИ, исключена присущая противоставляемому Фазометру систематическая составляющая погрешности отшумов, обусловленная разрывностью фазФазовой характеристики. Этим обусловлено значительное повышение точностиизмерения предложенным фазометромфазовых сдвигов сигналов в диапазоне значений 0-2 С,Техническим преимуществом предлагаемого цифрового фазометра передбазовым образцом, в качестве которого принят серийный цифровой фаэометр Ф 2-16, является более высокаяточность измерения фазовых сдвиговсигналов, Недостаточно высокая точЭакаэ 493/39 Тираж 711 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 оФилиал ППППатент , г.ужгород, ул,Проектная, 4 ность измерения фазовых сдвигов сигналов цифровым фазометром Ф 2-16обусловлена наличием в нем значительной систематической погрешности отшумов, вызванной раэрывностью фазовой характеристики, Более высокая точность измерения фазовых сдвиговсигналов предложенным устройствомдостигнута благодаря устранению указанной составляющей погрешности измерения фазометраФ 2-16.