Оперативное запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 367460 Союз Советокив Социалистическил Республикисоединением зая риоритет омитет ло де бретений и открытийи Совете МинистровСССР УДК 681.327.6(088 3, Бюллетеньописания 21,111.19 ано 23,1,1 публ Дата опбликовани Авторы зобретени В. Сулимов и В. С. Голубе Заявитель ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТ з н 0 Изобретение относится к области запомина 1 ощих устройств,Известно оперативное запоминающее устройство (ОЗУ), содержащее блок памяти, к которому подключены выходы дешифратора (входы дешифратора соединены с выходами датчика адреса кода), регистры числа, подключенные соответственно к входу и выходу блока памяти, выходы регистров числа, подсоединенные к входам блока обнаружения неисправных ячеек памяти.Однако такие устройства сложны и недостаточно надежны в работе.Предложенное устройство отличается от известного тем, что выход блока обнаружения неисправных ячеек памяти подключен к входу датчика кода адреса.Это позволяет упростить устройство и повысить его надежность.На чертеже показана блок-схема предложенного устройства.Устройство содержит блок 1 памяти, датчик 2 кода адреса, к выходам которого подключены входы дешифратора 3, регистры 4 и 5 числа, связанные соответственно с входом и выходом блока 1 памяти. Выходы регистров 4 и 5 подсоединены к входам блока 6 обнаружения неисправных ячеек памяти, выход которого подключен к входу датчика 2 кода адреса. Устройство работает следующим образом.При вводе информации в запоминающее устройство происходит двойное обращение к блоку памяти по выбранному адресу. При первом обращении записывается вводимое число с регистра 4 в блок памяти 1. При повторном обращении это число считывается и аписывается на регистр 5. Блок 6 обнаружеия неисправности сравнивает код на регисте 4 с кодом на регистре 5,Если коды совпадают, код с регистра 4 вводится в блок памяти, Далее обращение осуществляется к последующему адресу.В случае несовпадения кодов на регистрах 4 и 5, что свидетельствует о неисправности в выбранном адресе, блок обнаружения неисправности выдает сигнал, поступающий на вход датчика 2 кода адреса, в результате чего происходит смена адреса и обращение ведется к следующей по счету ячейке. Запись информации по новому адресу осуществляется в последовательности, изложенной выше.Таким образом, в предложенном запоминающем устройстве каждая последующая ячейка блока памяти является как бы резервной по отношению к предыдущей ячейке. Работа устройства не нарушается и в том случае, если две соседние ячейки откажут, обращение осуществляется к следующей третьейячейке и т. д.367460 Гцгиап смень оОреса Составитель А. Корюкова Техред Е. Борисова Корректоры: Н. Прокуратова и Л. НовожиловаРедактор Г. Рыбалова Заказ 601/17 Изд.1146 Тираж 576 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, К, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 3Считанная из ОЗУ информация будет иметь пробелы в местах, соответствующих неисправному адресу. Предмет изобретенияОперативное запоминающее устройство, содержащее блок памяти, к которому подключены выходы дешифратора, входы которого соединены с выходами датчика адреса кода,регистры числа, подключенные соответственно к входу и выходу блока памяти, выходы регистров числа подсоединены к входам блока обнаружения неисправных ячеек памяти, отли чаюиееся тем, что, с целью повышения надежности и упрощения устройства, выход блока обнаружения пеиспрагных ячеек памяти подключен к входу датчика кода адреса.
СмотретьЗаявка
1655623
Ю. В. Сулимов, В. С. Голубев
МПК / Метки
МПК: G11C 29/00
Метки: запоминающее, оперативное
Опубликовано: 01.01.1973
Код ссылки
<a href="https://patents.su/2-367460-operativnoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Оперативное запоминающее устройство</a>
Блок формирования адресов для устройства, реализующего быстрое преобразование уолша
Номер патента: 1104526
Опубликовано: 23.07.1984
Авторы: Гринчук, Коркмазский, Шарафан
МПК: G06F 17/14, G06F 9/34
Метки: адресов, блок, быстрое, преобразование, реализующего, уолша, устройства, формирования
...объединение соответствующих сигналов группы элементов И 4 и формирование на своих выходах разрядов с 2-го по(и - 1) -й адреса первого операнда, При этом младшим и старшим разрядом адреса первого операнда являются выходные сигналы первого и последнего элементов группы элементов И 4.Группа элементов ИЛИ 6 осуществляет объединение входных информационных сигналов блока, представляющих собой позиционный код номера итерации и соответствующих разрядов адреса первого операнда,и формирует на своих выходах адрес второго операнда. Мальтиплексор 7 представляет собой цифровой четырехканальный мульиплексор и осуществляет выдачу на информационный выход 8 блока одного иэ четырех и+2) -разрядных адресов: адреса входных данных, адреса первого...
Устройство для регистрации времени входа и выхода
Номер патента: 898478
Опубликовано: 15.01.1982
МПК: G07C 9/00
Метки: времени, входа, выхода, регистрации
...17 отображения, блок 18 печати.Блок б управления, блок 8 регистрации, программный блок 12 реализованы на базе микропроцессоров иу 5 перепрограммируемых постоянных запоминающих устройств.При наличии заявки с любого блока 2 считывания, коммутатор 3 последовательно опрашивает и отыскивает блок считывания, в котором содержится код жетона-пропуска. Датчики 1 направления дополняют этот код кодом направления движения (приход на предприятие или уход иэ предприятия). Полученный код через коммута/ тор 3 поступает в приемный регистр 4 и через него в блок 5 контроля кода. Код жетона-пропуска определяет адреса ячеек программного блока 12 и блока 8 регистрации. Если код жетона-пропуска считан верно, то блок б управления считывает код...
Генератор случайного процесса
Номер патента: 1034035
Опубликовано: 07.08.1983
Автор: Якубенко
МПК: G06F 7/58
Метки: генератор, процесса, случайного
...фазы отрезка гармонической Функции сравномерным распределением на периоде повторения гармонической функции. После выработки импульса навыходе делителя 9 частоты на выходы11 и 111 датчика 7,случайных чиселпоступают два новых случайных числа.При этом из блока 8 памяти по адресу, определяемому кодом случайногочисла с выхода 11 датчика 7 случайных чисел, считываются два кода.Первый код задает коэффициент пересчета делителя 2 частоты, т.е. частоту считывания кодов.из блока 4памяти и, следовательно, частотуФормируемого отрезка гармоническойфункции.Второй код, считываемый из блока8 памяти, задает коэффициент пересчета делителя 9 частоты и определяет количество дискретных отсчетовданного отрезка гармонической Функции М , По циклически...
Устройство для задания тестов
Номер патента: 1141379
Опубликовано: 23.02.1985
Автор: Самойлов
МПК: G05B 19/406
...каждыйиз которых содержит И тактов обращения. Следовательно, полный контрользапоминающего устройства осуществляется за йобращения,Известны микросхемы (например,МК 4164 (США) информационной емкостью 64 К слов (0=2 ). В этом случае полный контроль всех адресныхпереходов галопирующнм тестом осуществится за 2 х(2 ) обращений(где 2 - учитывает цикл записи исчитывания),.Изобретение обеспечивает проверку динамических характеристик каждого разряда адресных шин испытуемых полупроводниковых запоминающих устройств за 2 х 20 Б обращений(при 0=2 потребуется 2 х 20 х 2 обраще.16ний), что значительно быстрее, чемпроверка галопирующим тестом, Приэтом обеспечивается полная проверкана максимальное быстродействие кажцого разряда адресных шин. На...
Способ управления тиристорным преобразователем
Номер патента: 1539934
Опубликовано: 30.01.1990
Авторы: Глебов, Муселимян, Подольский, Полуэктов, Серов, Усманов, Чучалов
МПК: H02M 7/155, H02M 7/515
Метки: преобразователем, тиристорным
...значения 15за минимально возможное время, Этогарантируется, во-первых, решениемдифференциального уравнения нагрузки (2), во-вторых, ограничением Ьдда 5 РовнЕ 11 Г макс ф в-ТРетьнхф теддфчто крутизна наклона участка СВ,фиг. 4, выбирается близкой к максимальной крутизне синусоиды линейногонапряжения.После определения Цвыбираюточередную синусоиду напряжения сети. Для этого решающий блок 1 обращается в 11 ЗУ блока 9 памяти ио адресу, равному коду угла с выхода датчика 2 состояния сети. Полученное "мгновенное" значение образцовой синусоиды решающий блок 1 сравнивает со значением д д из ячейки с адресом Л ОЗУ,г.кЕсли значение 11 меньше мгновенногл. яго значения образцовой синусоиды, то в качестве кода Очередной синусоиды 25 принимается код...
Предыдущий патент: Устройство для запоминания аналоговых пневматических сигналов
Следующий патент: То ко про водящая композиция
Случайный патент: Устройство для удаления стружки