Устройство для задания тестов

СОЮЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК (19) В 23/02В 19/40 ИЕ ИЗОБРЕТЕНИ ПИ ды четтся адрес УДАРСТВЕННЫЙ НОМИТЕТ СССР ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЫТИ(54) (57) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТОВ по авт. св. У 1038926, о т л ич а ю щ е е с я тем, что, с цельюповышения достоверности контроляи расширения области применения устройства, в него введены переключатель режимов и коммутатор адреса,содержащий группы вторых, третьихи четвертых элементов И-НЕ, элемент НЕ, подключенный входом к первым входам вторых элементов И-НЕ,а выходом - к первым входам третьихэлементов И-НЕ, соединенных вторымивходами с соответствующими вторымивыходами блока установки адреса,третьими. входами - с соответствующими разрядными выходами счетчика импульсов, а выходами - с первыми вхо-,дами четвертых элементов И-НЕ, подключенных вторыми входами к выходамвторых элементов И-НЕ, связанныхвторыми входами с соответствующимивыходами регистра числа, а первымивходами через переключатель режимов - с шинами "Логический 0" и"Логическая 1", причем выховертых элементов И-НЕ являюными выходами устройства.17 1 14 13 псевдослучайных кодов с выходов 20 регистра 10 числа через открытые элементы И-НЕ 33 и 35 на адресные выходы 23 устройства. Это позволяет проверять устойчивость записи, хране. ния и считывания информации в контролируемых блоках с памятью при произвольном порядке выбора адресов, что обеспечивает максимальное приближение к реальным условиям работы 1 О блоков памяти в цифровых вычислитель. ных системах.Режим Формирования теста типа "сдвиговый код" и разновидностей "шахматного кода". 15В блоке 13 управления оператор устанавливает переключатель 30 в положение "Сдвиг". В этом режиме с блока 13 управления поступает сигнал на управляющий вход коммутатора 9, 20 При этом входы регистра 10 числа отключаются от выходов сумматора 8, но через коммутатор 9 соединяются со своими выходами, причем выход д-го разряда регистра 1 О числа соединяется 25 с 0-входами +1-го разряда, выход последнего разряда регистра 10 числа соединяется с Р-входом первого разряда, образуя кольцевой сдвиговый регистр. 30Исходный код числа с блока 7 задания начального кода по импульсу второго Формирователя 6 через блок 11 элементов И записывается по Я-входам в регистр 10 числа, Записанный код является первым информационным стимулом, который посылается с выходов 20 регистра 10 числа в испытуемый блок, в ячейку, соответствующую поступившему адресному стимулу с вы хода 23 счетчика 2 импульсовС приходом первого тактового импульса на счетный вход регистра 10 числа .код, записанный в него, сдвигается на один шаг, образуя следующий информационный стимул.При установке в блоке 7 чередующегося кода 10101010 на выходе регистра 10 числа будут формироваться коды типа ншахматный тест, который может иметь разновидность вида 1100 11001100 и другие.Режим формирования теста типа постоянный кодПереключатель 30 в блоке 13 управ 55 ления должен быть установлен в положение "Пост", В этом режиме с блока 13 управления поступает сигнал на элемент И 12, запрещающий прохождение тактовых импульсов на счетный вход регистра 10 числа. Поэтому в регистре 10 числа будет постоянная информация, записанная по Б-входам с блока 7 установки начального кода через блок 11 элементов И. Для изменения кода в регистре 10 числа необходимо с помощью регистра 29 в блоке 7 установки начального кода установить новый код, далее при нажатии кнопки 31 в блоке 13 управления Формируется сигнал сброса, который поступает через первый формирователь 4 импульсов на обнуляющий вход регистра 10 числа и счетчика 2, а также подготавливает генератор 5 к работе. По входу 15 сигнал сброса записывает исходный код в блоке 7 задания начального кода, с выхода которого новый код поступает на входы блока элементов И 11 и с приходом сигнала с выхода формирователя 6 импульсов на управляющий вход блока элементов И 11, код переписывается по 8-входам в регистре числа 10 и направляется в испытуемый блок. Далее, в процессе контролирования испытуемого блока, код с выхода регистра 10 числа не меняется.Режим проверки на максимальное быстродействие (максимальную частоту переключения) каждого разряда адресных шин испытуемого блока проводится при использовании псевдослучайного теста. Для этого переключатель 36 в коммутаторе 14 адреса необходимо установить в положение "Псевд", в блоке 13 управления переключатель 30 - в положение "Перем"; включить ключ 24 и установить код 0001 на установочном регист ре 29 в блоке 7 задания начального кода. При нажатии кнопки "Пуск" в блоке 13 управления сигнал сброса поступает с выхода 15 блока 13 управления через первый Формирователь 4 импульсов и обнуляет счетчик 2 импульсов, генератор 5 тактовых импульсов, регистр 10 числа, блок 7 задания начального кода. При этом двоичный код переписывается в сдвигающий регистр 28 блока 7 задания начального кода и через блок элементов И 11 переписывается в регистр 10 числа, Код 0001 является первым проверочным стимулом,0 2 3 00 0 0 0 О0101.5 0 11111 И 0 который с выходов,20 регистра 10 числа поступает на информационные входы испытуемого блока и первую группу входов коммутатора 14 адреса, через который код поступает на % адресные выходы 23 устройства. Следовательно, в этом режиме код адреса и код записываемой информации будут совпадать.С приходом первого тактового им пульса с выхода генератора 5 через элемент И 12 на счетный С-вход регистра 10 числа при взаимодействии блока 8 сумматоров коммутатора 9 числа и регистра 10 числа произой дет Формирование второго проверочно- го стимула, который будет иметь вид2017, 164321О0 О, 00011)+ 00 00001 202) О О 0 0010Этот код поступит на информационные 20 и адресные 23 выходы устройства, аналогично сформируются и другие проверочные стимулы (коды) 252017, 164321О0 О00015) ОО О 0101Н) 00 11111В таблице приведены коды в порядке их следования. У такта Разряды Адреса 2017 164321 45 4. О 000010 00010 20 00011 35 ОО 0О 00 4 Из анализа полученных в первом цикле (под циклом понимается время полного перебора всех состояний счет ных разрядов счетчика 2 импульсов) кодов видно, что они имеют упорядоченную структуру, которая обеспечит соответствующую выборку адресов. При этом на первый разряд адресных шин поступают символы с максимальной частотой переключения, на втором и последующих разрядах частота переключения вдвое реже предыдущего разряда. Следовательно, в первом цикле работы, в наиболее тяжелых условиях, проверяется первый разряд адресных шин. Рассмотренные коды совпадают с упорядоченными кодами адреса, Формирующимися в счетчике импульсов известного устройства, далее формируется дополнительная тестовая программа выборки адресов в соответствии с целью изобретения. С окончанием перебора всех состояний счетчика 2 импульсов (конец первого цикла контроля) на выходе дешиФратора 3 формируется сигнал концацикла, который пройдет через формирователь 4 импульсов и обнулит счетчик 2 импульсов, генератор 5 тактовых импульсов, регистр 10 числа, атакже через Формирователь 6 импульсовпереключит в следующее состояниеблок 7 задания начального кода (т.е.в сдвигающем регистре 28 произойдетсдвиг информации вправо на один разряд). При этом на выходах 17 блока 7задания начального кода будет код2017 16 .. 43210О 00010,который является первым информационным проверочным и адресным стимулом,направляющимся в испытуемый блокс числовых выходов 20 и адресныхвыходов 23 устройства.цПо аналогйи с первым циклом работы блок 8 сумматоров при взаимодействии с коммутатором 9 числа .и регистром 10 числа сформирует последовательность кодов, которая будетиметь видВ такта 2017 164321 У адре"са1 О О 00010 2 О.О 0 ООЙ 4 О 0 00110 6О О 01000 8 О 0 01010 10 5 ИО 1 11110 Я Из этой тестовой последовательности видно, что на первый разряд адресных шин поступает постоянный нулевой потенциал, на второй разряд поступает последовательность кодов с максимальной частотой переключе 15 ния, на третий и последующие разряды подаются сигналы переключения вдвое реже предыдущего разряда, т.е. во . втором цикле контроля произошел сдвиг всей кодовой комбинации на один разряд в сторону старших разрядов. Аналогично в третьем цикле контроля произойдет сдвиг начальной информации в блоке 7 задания начально 25 го кода. Это обусловит соответственный сдвиг всей кодовой комбинации на один разряд. Следовательно, в третьем цикле на третий разряд адресных шин будет поступать кодовая последовательность с максимальной частотой переключения, а на каждый последующий разряд поступят сигналыпереключения вдвое реже, чем на пре- дыдущейе 20 35 Таким образом, в каждом новом цикле контроля будут смещаться сигналы с максимальной частотой переключения в очередной разряд адреса. Через К циклов контроля в первый разряд адреса будут снова поступать сигналы с максимальной частотой переключения (где К - разрядность блока 7 задания начального кода) . В опытном образце К = 20. Таким образом, в отличие от известного устройства, за двадцать полных циклов контроля каждый разряд адреса будет проверен на максимальную частоту смены входных сигналов, что позволит достоверно дать заключение о со. ответствии динамических параметров техническим характеристикам радиоэлектронных блоков с памятью.Введение коммутатора 14 адреса позволило кроме основной задачи по Ф 1 рмиргванию дополнительной програм. ф1 ГВ 1 Ч 1 КИ 111 РР ЕЩ РЕК 1 ИТ Ь И Э ЛЛ 11 У фиксации выходов счетчика 2 имиуиь сов в положения 1 или О." ири диагностике неисправностей, когда адреса в проверяемом блоке выбираются по упорядоченному закону, В этом случае часто возникает необходимость установить тот или иной разряд счетчика в положение "1" или "0", но все другие разряды счетчика 2 импульсов должны работать в счетном режиме. Для формирования упорядоченных кодов адреса необходимо отключить переключатель 36 в коммутаторе 14 адреса. При этом разрешается прохождение сигналов с выхода 21 счетчика 2 импульсов на адресные выходы 23 устройства, Если при этом оператор, проводя диагностику обнаруженной в проверяемом блоке неис. правности, установит какой-либо тумблер в блоке 1 установки адреса в положение "1" или "0", то на выхо. де 23 соответствующего разряда коммутатора 14 адреса также будет по 1Ог1 Рассмотрим это подробнее на приме ре первого разряда, Если первый тумб лер в блоке 1 установки адреса установлен в положение "0", то установочный Я-вход счетчика 2 импульсов будет подключен с помощью тумблера к шине "Логический 0", что вызовет установку в "1" выхода 2 счетчика 2 импульсов, это обеспечит прохождение счетного импульса по цепи переноса ,в следующие разряды, Следовательно, все другие старшие разряды (в нашем случае 216) будут работатьв счетном режиме. С соответствующегопервого 22 выхода блока 1 установкиадреса нулевой потенциал поступит навторой вход первого элемента И-НЕгруппы элементов И-НЕ 34 в коммутаторе 14 адреса. В результате на выходе этого элемента И-НЕ будет "1", на обоих входах первого элемента И-НЕ группы элементов И-НЕ 35 будут единичные потенциалы, а на выходе - О" При установке этого же (первого) тумблера в блоке 1 установки адреса в положение "1" иа выхоле 2 счетчика 2 импульсов, как в ецуч;1 е установ ки в "0", буЛет "1", но на соо 1 ветст вующем выходе 22 нотеи 1 и 1, 11 отличие от уст 1111 ки 1 "1",,11- иичиыи е С 1 Рл 111 Г 1з, в ;,1 ддах первого элемента И-НЕ группыэлементов И-НЕ 34 будут единичныепотенциалы, а на выходе - нулевой.В этом случае на выходе 23 первогоразряда будет "1", а другие разрядыбудут переключаться соответственнопереключению разрядов счетчика 2импульсов. Таким образом, введенный коммутатор 14 адреса выполняет две функции - основную, для обеспечения до.полнительной программы выборки адре сов и вспомогательную - для фиксацииразрядов адресных выходов в положении "О" или "1" при диагностике неисправностей проверяемого блока.1141379 Пнлипен аз 494/35 Тираж 863 . Подпи ВНИИПИ Государственного комитета СССР по деламизобретений и открытий 113035, Москва, Ж, Раущскаа наб., д.Изобретение относится к регулирующим и управляющим системам общего назначения и может быть использовано для испытания, контроля и диагностики неисправностей устройств ввода-вывода двоичной информации, представленной в виде кодовых комбинаций.По основному авт. св. В 1038926известно устройство, содержащееблок элементов И, блок задания начального кода, первым входом соединенный с выходом первого формирователя и с первыми входами блока элементов И, вторые входы которогоподключены к выходам блока заданияначального кода, и последовательносоединенные генератор импульсов,счетчик импульсов, дешифратор и второй формирователь импульсов, выходкоторого соединен с К-входом счетчика импульсов, входом первого формирователя импуль"ов и входом генератора импульсов, а также блокуправления, блок сумматоров, регистр числа, дополнительный элемент И, блок установки адреса и коммутатор, выходами через регистрчисла соединенный с выходами устройства, с первыми входами коммутато 30ра и блока сумматоров, вторые входыкоторого подключены к выходам блока задания начального кода, вторымвходом соединенного с входом второго формирователя импульсов и с пер- З 5вым выходом блока управления, второйвыход которого соединен с вторымвходом коммутатора, третьи входыкоммутатора соединены с первыми выходами блока сумматоров, Р 0-.выход 40переноса которого подключен к Р 0 -входу переноса блока сумматоров,третий выход блока управления соединен с первым входом дополнительногоэлемента И, вторым входом подключен- ф 5ного к выходу генератора импульсов,выходом - к С-входу регистра числа,вторые входы которого. соединеныс выходом блока элементов И, блокустановки адреса выходом соединен 50с Б-входами счетчика импульсов,в котором блок задания начальногокода содержит элемент И, переключатель, установочный регистр и последовательно соединенные элемент задержки, элемент И-НЕ и сдвигающийрегистр, выходами подключенный к выходам блока, первый вход элемента И,соединен с входом блока, второйвход - с переключателем, а выход -с С,-входом сдвигающего регистра,С -вход которого соединен с выходомйэлемента задержки, Ч-вход - с выходом Я 0, Р-входы - с выходами установочного регистра, первыми входамиподключенного к шине логической "1",а вторыми входами - к шине логического "О", второй вход элемента И-НЕсоединен с входом блока, первыйвход переключателя подключен к шинелогической "1", а второй вход - к ши.не логического "О".Устройство обеспечивает формирование проверочных тестов типа псевдослучайный, сдвиговый, шахматный,постоянный коды, а также тест с упорядоченной структурой двоичных кодов,изменяющихся по принципу "+1". Этитесты позволяют проверить радиоэлектронные блоки в том числе иблоки с многоадресной оперативнойпамятью. В данном устройстве первый разряд адреса при последовательной смене адресов изменяет своесостояние при каждом очередном обращении к ЗУ. Второй разряд адреса ме.няет свое значение через два такта1 через два адреса), а третий разряд - через четыре такта и т.д.,т.е. каждый следующий разряд адресапереключается в два раза реже предыдущего. Последний разряд адреса сменит свое состояние один раз при пере.ходе во вторую половину адресов .проверяемого ОЗУ13,Однако проверка адресной части контролируемого блока в различных разрядах адресных шин происходит с разной частотой смены кодов. При этом лишь первый разряд подвергается активному воздействию кодами с максимальной частотой смены символов.Другие же разряды адресных шин не проверяются на максимальное быстродействие, что снижает достоверность проверки радиоэлектронных блоков с памятью. Особенно это сказывается в полупроводниковых ЗУ, содержащих адресные дешифраторы внутри микросхемы. В таких ЗУ необходимо проверять устойчивую работупри предельных (минимальных) временных соотношениях составляющих времени цикла по различным адресным цепям с целью проверки воспроизводимости динамических параметров на идентичность1141379 1 О.0.0 1 0 00 0 0 1 00 01 000 1О 0000 1 00 0 1 3цепей ЗУ по времени задержки в адресном дешифраторе.Целью изобретения является повышение достоверности контроля и расширение области применения устройства путем проверки на максимальноебыстродействие каждого разрядаадресных шин.Поставленная цель достигаетсятем, что в устройство введены пере" Оключатель режимов и коммутатор адреса, содержащий группы вторых,.третьих и четвертых элементов И-НЕ,элемент НЕ, подключенный входомк первым входам вторых элементов И-НЕ 5а выходом - к первым входам третьихэлементов И-НЕ, соединенных вторымивходами с соответствующими вторымивыходами блока установки адреса,третьими входами - с соответствукнцими разрядными выходами счетчика импульсов, а выходами - с первыми входами четвертых элементов И-НЕ, подключенных вторыми входами к выходам вторых элементов И-НЕ, связанных 25вторыми входами с соответствующимивыходами регистра числа, а первымивходами через переключатель режимовс шинами "Логический 0" и "Логическая 1", причем выходы четвертых З 0элементов И-НЕ являются адреснымивыходами устройства.В предлагаемом устройстве длязадания тестов цель достигаетсяяутем трансляции двоичных кодов 35через вновь введенньпкоммутаторадреса,на одну группу входов которых поступают упорядоченные кодыс выходов счетчика импульсов, а надругую группу входов - коды с вьиода регистра числа, образующегосовместно с сумматором, коммутатором числа и блоком задания начального кода генератор псевдослучайныхчисел, который при этом устанавлива. 45ется оператором в режим формирования упорядоченных кодов с циклическим сдвигом начального кода тесто. вой программы. В этом случае привключении оператором в коммутаторе 50адреса управляющего ключа на адресные выходы устройства через коммутатор адреса будут проходить коды,реализующие проверку каждого разряда адреса проверяемого блока на максимальное быстродействие. При отключении в коммутаторе управлякнцегоключа на адресные выходы через коммутатор адреса будут проходитьупорядоченные коды с выходов счетчи-:ка импульсов.Существенным отличили известногоустройства от предлагаемого являетсяналичие в последнем коммутатора адреса, который позволяет использоватьимеющийся в составе известного устройства генератор псевдослучайныхчисел для формирования программыопроса адресов, обеспечивающих проверку с одинаковой достоверностьювсех разрядов адреса на максимальное быстродействие во всем информационном объеме проверяемой памяти,Известны устройства, позволяющиепроверять динамическиехарактеристики адресных входных цепей запоминающих устройств галопирующими тестами. Принцип контроля блоков памятигалопирующими тестами основан наорганизации проверки всех возможныхадресных переходов. Это. осуществляется последовательной выборкой каждого адреса после воздействия навсе другие адреса. При этом обращения производятся в следующей последовательности смены адресов;1-й цикл 0-0-1-0-2-0-3-0-4-00(и),где 0,1,2,3 номер адреса;2-й цикл 0-1-1-1-2-1-3-1-4-1(И);3-й цикл. 0-2-1-2-2-2-3-2-4-22(И)-й цикл О-(И)-1-(И) -2(Б) -3-;0 Я) , (И) -(И) . Такая организация обеспечивает все возможные адресные переходы и определенную динамику смены сигналов в каждбм разряде адресных шин. Но при этом не обеспечивается проверка каждого разряда адресных шин на максимальную частоту смены сигналов. Это видно, если расписать кодовые комбиначи., поступающие на адресные шины испытуемого блока памяти1-й циклВ адреса0 00 0 0 0(Н)-й цикл В адреса 00 0 0 0 1111 25 30 000 1 111 1 0010 11 1 1 00 1 1 в3540455055 11 1 1 1111 И11 1Из этих кодовых последовательностей видно, что определенная смена сигналов в каждом разряде адреса обеспечивается, но воздействие с мак симальной частотой смены сигналов в каждом разряде обеспечивается лишь на отдельных участках адресов, что снижает достоверность проверки адресных входов полупроводниковых микросхем. Кроме того, полная провер кв всех адресных переходов осуществ Н11 1 1 В11 1 1 5 10 15 20 ляется за Я циклов контроля, каждыйиз которых содержит И тактов обращения. Следовательно, полный контрользапоминающего устройства осуществляется за йобращения,Известны микросхемы (например,МК 4164 (США) информационной емкостью 64 К слов (0=2 ). В этом случае полный контроль всех адресныхпереходов галопирующнм тестом осуществится за 2 х(2 ) обращений(где 2 - учитывает цикл записи исчитывания),.Изобретение обеспечивает проверку динамических характеристик каждого разряда адресных шин испытуемых полупроводниковых запоминающих устройств за 2 х 20 Б обращений(при 0=2 потребуется 2 х 20 х 2 обраще.16ний), что значительно быстрее, чемпроверка галопирующим тестом, Приэтом обеспечивается полная проверкана максимальное быстродействие кажцого разряда адресных шин. На фиг. 1 приведена функциональная схема устройства для задания тестов; на фиг. 2 - принципиальная схема блока задания начального кода; на фиг3 - принципиальная схема бло ка управления; на фиг. 4 - времен-, ная диаграмма работы блока задания начального кода; на фиг. 5 - принци. пиальная схема коммутатора адреса. Устройство (фиг. 1) содержит блок 1 установки адреса, счетчик 2 импульсов, дешифратор 3, второй формирователь 4 импульсов, генератор 5 тактовых импульсов, первый формирователь 6 импульсов, .блок 7 задания начального кода, блок 8 сумматоров, коммутатор 9, регистр 10 числа, блок 11 элементов И, дополнительный элемент И 12, блок 13 управления, коммутатор 14 адреса, первый выход 15 блока управления, выход 16 первого формирователя ийпульсов, выходы 17 блока задания начального кода, второй 18 и третий 19 выходы блока управления, выходы 2 О регистра числа, выходы 21 счетчика импульсов, вторые выходы 22 блока установки адреса, адресные выходы 23 устройства.Блок 7 задания начального кода содержит переключатель 24, элемент И 25, элемент 26 задержки, элемент И-НЕ 27, сдвиговый регистр 28, установочный регистр 29./ 1141Блок 13 у 11 явления содержит второй переключатель 30, первый и второй подвижные контакты которого соединены, соответственно с выходами 18 н 19 блока 13 управления и соединяют ся с шинами "Логическая 1" или "Логический 0", а также кнопку "Сброс" 3 1 и КЯ-триггер 32.Коммутатор 14 адреса содержит группы вторых 33, третьих 34 и чет О вертых 35 элементов И-НЕ, переключатель 36 режимов и элемент НЕ 37. Блок 1 установки адреса представляет собой тумблерный регистр, каждый разряд которого выполнен на сдвоенном тумблере с нейтральным положением. Первый и второй контакты каждого, тумблера соединены между собой и подключены к первой группе выходов блока 1 установки адреса и могут быть подключены к шине "Логический 0". Четвертый контакт каждого тумблера соединен с второй группой выходов 22 блока 1 установки адреса и может быть подключен к шине "Логический 0". 25Блок 1 установки адреса необходим для фиксации выходов счетчика 2 импульсов в положение "0" или "1" при локализации неисправностей в проверяемом блоке, а также для сокращения разрядности счетчика в зависимости от информационной емкости объекта,испытаний. В опытном образце в блоке 1 установки адреса применяют шестнадцатиразрядный тумблерный регистр на тумблерах ПТ 6- 15 В, обеспечивающий35 установку каждого выхода счетчика импульсов в одно из трех положений: н 1 н нлн нг иСчетчик 2 импульсов предназначен 40 для формирования полного набора упорядоченных символов, стимулирующих входное .воздействие на адресные шины контролируемого блока, а также для получения информации о конце цикла программы контроля. В опытном образце был использован шестнадцатиразрядный счетчик импульсов.Дешифратор 3 служит для получения сигнала запуска первого формирователя 4 импульсов при достижении максимального состояния счетчика 2 импульсов.Формирователь 4 импульсов необходим для установки в исходное положе ние регистра 10 числа, счетчика 2импульсов, запуска второго формирователя 6 импульсов и подготовки генера 179тора 5 имиульсон к р;ннг и с.нн:.уф щем цикле.формирователи 4 и 6 импульсов выполнены на стандартных логических схемах И-НЕ.Генератор 5 тактовых импульсов вырабатывает последовательность импульсов для изменения состояния счетчика 2 импульсов и регистра 10 числа. В опытном образце был применен генератор на микросхемах И-НЕ с периодом следования импульсов 0,5, 1,2,4,10000 мкс.Формирователь 6 импульсов управляет работой блока 7 задания начального кода и блока 11 элементов И. Блок 7 задания начального кода формирует исходный код тестовой програм мы в виде двадцатиразрядного двоичного числа, меняющего свое значение после прохождения полного цикла конт роля испытуемого блока.Блок 8 сумматоров с кольцевым переносом вырабатывает тесты типа "псевдослучайный код". В опытном образце был применен двадцатиразрядный сумматор на микросхемах 133 ИМЗ.Коммутатор 9 числа предназначен для трансляции кода числа с блока 8 сумматоров или -го выхода на +1 вход регистра 10 числа. Коммутатор переключается с блока управления в зависимости от режима, выбранного оператором. Коммутатор выполнен на логических схемах 2 И-ИЛИ-НЕ.Регистр 10 числа служит для запО- минания двоичного кода, поступающего с коммутатора 9 числа. В опытном образце использовался двадцатиразряд ный регистр числа на О-триггерах со счетным входом (микросхемы 133 ТМ 2) .Блок 11 элементов И является буферным каскадом в цепи импульсной установки в регистр 10 числа исходноч о.кода, поступающего с блока 7 на. чального кбда.Схема И 12 запрещает прохождение счетных импульсов на регистр 10 числа, Сигнал запрета подается с блока 13 управления в режиме формирования теста постоянный код".Блок 13 управления служит для установки в исходное состояние регистра 10 числа, счетчика 2 импульсов, генератора 5 импульсов, блока 7 задания начального кода, а также для управления работой коммутатора 9 числа и схемы И 13. Изменение режи1141379 мов работы осуществляет операторс помощью кнопки и переключателя, вы.веденных на панель управления.Коммутатор 14 адреса, в зависимости от положения переключателя 36,пропускает двоичный код с выходов 2 1счетчика 2 импульсов или с выходов 20регистра 10 числа на адресные выходы 23 устройства.Устройство работает следующим 10образом,Начальное состояние блоков устройства определяется положением установочных тумблеров в блоке 1 установки адреса, переключателя 24 и установочного регистра 29 в блоке 7 задания начального кода, переключателя 30 и кнопки 3 1 в блоке 13 управления, переключателя 36 в коммутаторе 14 адреса. 20Положение тумблеров в блоке 1установки адреса определяет количество разрядов, работающих в счетномрежиме в счетчике 2 импульсов, в зависимости от информационной емкости 25испытуемых многоадресных блоков памяти. Например, при проверке блока инФормационной емкостью 8 К слов(8192 слова = 2 ) первые тринадцатьтумблеров должны быть установленыв нейтральное положение, а остальныетумблеры - в нулевое. При этом первыетринадцать разрядов 2 счетчика импульсов будут работать в счетном режиме, а 14-16 разряды установленыв состояние "1", так как на 14-168-входы счетчика 2 импульсов поступят нулевые потенциалы. Положение переключателя 24 в блоке 7 задания начального кода опреде 40 ляет режим работы этого блока. При включении переключателя 24 блок 7 задания начального кода работает в режиме сдвига исходного кода, набранного оператором на установочном 45 (тумблерном) регистре 29, после полного перебора состояний счетчика 2 импульсов. При отключении переключателя 24 блок 7 задания начального кода будет иметь всегда на выходах 17 50 информацию, равную набранной на регистре 29, так как сдвиг информации будет запрещен на элементе И 25. Сле довательно, исходное состояние блока 7 определяется выбранным, с по мощью переключателя 24 режимом работы блока 7 задания начальнсго кода и ис- ходным кодом, набранным на регистре 29. 10Положение переключателя 30 в блоке 13 управления определяет режим работы устройства при Формировании тестов типа постоянный код"сдвиговый код", "псевдослучайный код", В положении "Пост" переключа теля 30 на выходах 20 регистра 10 числа код будет иметь значение кода на выходах 17 блока 7 задания начального кода. В положении "Сдвиг" переключателя 30 информация на выходах 20 регистра 10 числа будет сдвигаться на один разряд относительно кода на выходе 17 блока 7 задания начального кода при каждом такте работы устройства (т.е. при изменении состояния счетчика 2 импульсов на "+1"). В положении "Перем" переключателя 30 информация на выходах 20 регистра числа 10 будет изменяться по псевдослучайному закону в зависимости от кода на выходах 17 блока 7 задания начального кода. Начальное положение переключате,ля 30 может быть произвольным к зависит от выбранного оператором режима формирования тестов.Кнопка 31 в блоке 13 управления в исходном состоянии обеспечивает по дачу на Я-вход триггера 32 потенциала "0", а на К-вход, - "1". При этом на выходе 15 триггера 32 будет " 1"; При нажатии на кнопку 31 на выходе 15 будет "0", обеспечивая формирование сигнала начальной установки для блока задания начального кода 7 через формирователь 4 импульса, представляющий собой элемент И, сигнал начальной установки отрицательной полярности поступает на Й-вход регистра 10 числа, устанавливая его в начальное состояние (состояние "0").Положение переключателя 36 в коммутаторе 14 адреса обеспечивает прохождение двоичных кодов со счетчика 2 импульсов или с выхода регистра 10 числа. При этом, если ключ 36 установлен в положение "Псевд", то разрешается прохождение чисел с выхода регистра 10 числа через коммутатор 14 адреса на выходы 23 устройства, а при отключении ключа 36 коммутатор 14 адреса пропускает коды адреса с выходов счетчика 2 импульсов. Режим работы коммутатора 14 адреса выбирается произвольно операто11413ром, следовательно, и начальное положение ключа 36 может быть любое.Работа блока 7 задания начального кода заключается в формировании исходного кода тестовой программы. Пер вый исходный код набирается оператором на регистре 29, После нажатия кнопки 31 на пульте блока 13 управления,код,набранный на регистре 29, переписывается в сдвиговый регистр 28.10 После перебора всех значений счетчика 2 импульсов сигнал переполнения с выхода дешифратора 3 через формирователи 4 и 6 импульсов и через элемент И. 25 поступает на вход С 1 сдвигающего регистра 28 и сдвигает первоначально записанный код на один разряд. Новый код является начальным (исходным) кодом следующей тесто вой программы. Для примера рассмот О рим работу блока задания начального кода, если на регистре 29 набран код 00..01. Нажатием кнопки 31 в блоке 13 управления с выхода триггера 32 на вход 15 блока задания 25 начального кода и на второй вход. первого формирователя 4 импульсов (фиг. 1) поступает сигнал сброса отрицательной полярности, который задерживается на элементе 26 задерж,ки и подается на вход С 2 сдвигающего регистра 28, на входе Ч 2 которого формируется сигнал с элемента И-НЕ 27 положительной полярности, длительностью равной общей длительности сиг35 налов. на первом и втором входах элемента И-НЕ 27. По отрицательному фронту сигнала на входе С 2 произойдет запись кода, набранного на тумблерах регистра 29, в сдвигающий ре гистр 28, т.е. будет записан код 0001.Положительный потенциал на вхо" де ЧЪ разрешает запись информации по 0-входам регистра числа и запре 45 щает сдвиг, нулевой потенциал запрещает запись по Р-входам и разрешает сдвиг, На выходе Я 1 будет "1" на выходах Я 2.;,20 - "0".С выхода формирователя 6 импуль- . 50 сов на вход 10 поступают импульсы, ;аЫработанные по заднему фронту сигна ла сброса поступающего с выхода 15 блока 13 управления или сигнала переполнения счетчика 2 импульсов. Через 55 элемент И 25 подаются синхроимпульсы сдвига на вход СФ 1 регистра 28. Первый импульс не сдвигает информацию,79 12так как на входе Ч 2 еще держится положительный сигнал. После полного цикла контроля, т.е, достижения максимального значения счетчика 2 импульсов на вход С 1 поступит второй импульс, код числа будет сдвинут во второй разряд сдвигающего регистра 28 . Полный цикл контроля испытуемого блока будет повторен при новом начальном коде.Поскольку сдвигающий регистр содержит 20 разрядов, то после прохождения двадцати циклов контроля работа блока задания начального кода повторится, т.е. снова " 1" будет записана в первом разряде сдвигающего регистра, но сигнала сброса на входе 15 не будет, если оператор не нажмет кнопку 3 1 сброса на пульте блока 13 управления, При необходимос. ти можно отключить сдвиг информации тумблером 24. В этом случае на входе С 1 сдвигающего регистра 28 будет "О". При этом на выходах 120 сдвигаю- щего регистра 28 после нажатия кнопки 3 1 в блоке 13 управления будет постоянный код числа, равный . значению кода, набранного оператором на регистре 29. В экспериментальном устройстве был применен двадцатиразрядный сдвигающий регистр на микросхемах 133 ИР 1.В блоке 13 управления в положении Сдвиг с первого подвижного контакта переключателя 30 на управляющий вход коммутатора 9 поступает с выхода 19 блока 13 управления сиг 1нал 0 , разр ешая прохождение кода числа с д -го выхода регистра 1 О числа на вход+ 1 -го регистра 1 О числа , обеспечивая формирование теста типа "Сдви говый" , с второго подвижного контакта переключателя 30 поступает с выхода 1 8 блока 1 3 управления раз . решающий сигнал "Лог . 1 " на второйвход элемента И 1 2 .В положении "Пост " свыхода 1 8 блока 1 3 . управления на второй вход элемента И 1 2 подается сигнал "0 " , запрещая прохождение тактовых импульсов с генератор 5 импульсов на С -вход регистра 1 О числа . При этом код , записанный по Б-входам р е гистра 1 О числа , о с тает ся неизменным во время всего цикла контроля испытуемого блока . Кнопка 31 формирует сигнал сбро-са, триггер 32 лпквилир е т . дМкт3 114 "дребезга" контактов при нажатии и отпускании оператором кнопки 31, С выхода триггера 32 иэ блока 13 .управления сигнал сброса поступает на второй вход первого формирователя 4 импульсов и на первый вход 15 блока 7 задания начального кода,Предлагаемое устройство обеспечивает Формирование тестов типа "псевдослучайный код", "сдвиговый код", "постоянный код", "упорядоченный адресный код" и вновь введенный дополнительный тест - "псевдослучайный адресный код". Указанные тесты позволяют проводить испытания, контроль и диагностику блоков радиоэлект. ронной аппаратуры, в том числе блоки с многоадресной полупроводниковой памятью.Формирование теста типа "псевдослучайный код".В блоке 13 управления переключатель 30 оператор устанавливает в положение Перем". В этом случае с блока 13 управления поступает сигнал на управляющий вход коммутатора 9, разрешающий прохождение числа с выхода блока 8 сумматоров на 0-входы регистра 10 числа, одновременно с блока 13 управления поступают сигналы разрешения на первый вход элемента И 12. Для приведения устройства в исходное состояние в блоке 13 управления нажатием кнопки 31 Формируется сигнал сброса отрицательной полярности, который проходит через второй Формирователь 4 импульсов н устанавливает в начальное состояние счетчик 2 импульсов, регистр 10 числа, генератор 5 импульсов, кроме 40 того, сигнал сброса отрицательной полярности с выхода 15 блока 13 управления поступает для установки в исходное состояние блока 7 задания начального кода, в котором оператор предварительно набирает исходный код с помощью регистра 29, Исходный код с выхода 17 блокаустановки на чального кода через блок 11 элементов И записывается в регистр 10 числа, Формируя двоичный код, который является первым испытательным информационным стимулом псевдослучайного теста, затем тактовые импульсы с генератора 5 импульсов поступают на счетный вход счетчика 2 импульсов и через элемент И 12 - на счетный вход регистра 10 числа. 00110010С выхода блока 8 сумматоров двоичный код транслируется через коммутатор на 0-входы регистра 10 числа и при поступлении первого тактового импульса с элемента И 12 записывается в него. Так заканчивается Формирование второго информационного стимула, который с выходов 20 регистра 10 числа посылается в испытуемый блок и на вторые В-входы блока 8 сум маторов, где происходит сложение результирующего кода с исходным кодом, З 5 т.е.001100100001100010010111 При поступлении на счетный входрегистра 10 числа тактового импульса результат суммирования записывается через коммутатор 9 в регистр 10 45 числа, образуя третий испытательныйстчмул тестов. Аналогично фудет получен четвертый тест0100101150 0001100101100100Чтобы проанализировать полученныетесты выпишем их в порядке следования55 ООО 11 ОО00 10010010010110110000 1379 4Исходное число с блока 7 заданияначального кода поступает на первыеА-входы блока 8 сумматоров, на вторые В-входы которого приходит двоичнйй код с выхода регистра числа.В блоке 8 сумматоров происходитсложение исходного числа с кодом,ранее записанным в регистре 10 числас блока 7 задания начального кода, 1 О Например, из блока 7 задания начального кода поступило число 00011001,набранное оператором на тумблерномрегистре 29 в блоке 7 задания начального кода (для примера взято восьми разрядное слов), которое являетсяпервым проверочным стимулом. Вторымпроверочным стимулом будет результатот сложения0001100120 +00011001Представленные тесты не имеют упорядоченной структуры, но строго детерминированы во времени т,е. могут быть повторены в той же последовательности, что необходимо при конт роле блоков запоминающих устройств, когда в первом цикле проверки осуществляется. запись информации, а в следующем будет. считывание. Такие тесты носят название "псевдослучайные". Всего в предлагаемом устройстве может быть сформировано за один 2Иполный цикл контроля М=2 тестов, где М - информационная емкость испытуемого блока, п=1,2,316=разрядность счетчика 2 импульсов.Одновременно с формированием испы тательных тестов на контролируемый блок с выходов 23 коммутатора 14 адреса посылаются коды адреса (адресные стимулы), по которым записываются проверочные тесты в испытуемый блок. При этом, если переключатель 36в коммутаторе 14 адреса отключен, то нулевой потенциал с переключателя 36 поступает на первые входы вторых элементов И-НЕ 33, на всех выходах которого при этом будут единичные потенциалы, поступающие на вто- ЗО рые входы четвертых элементов И-НЕ 35. Следовательно, через элементыИ-НЕ 35 в этом случае будут проходить на выход 23 устрочства упорядоченные коды адреса с выходов 21 счетчика 2 импульсовУпорядоченные коды адреса вырабатываются следующим образом. На блоке 1 установки адреса оператор задает необходимую разрядность счетчика 2 импульсов. С блока 13 4 О управленйя через первый формирователь 4 импульсов поступает сигнал на обнуляющий вход счетчика 2 импульсов, устанавливая его в нулевое состояние.45Код первого адресного стимула на выходах 21 счетчика 2 импульсов имеет вид 0000, Этот код прохо, дит, через коммутатор 14 адреса на выходы 23 и направляется на адрес ные шины испытуемого блока. По этому адресу в проверяемый блок записывается первый испытательный код, поступающий на информационные входы проверяемого блока с выходов 20 регистра 10 числа. С приходом перво го тактового импульса на счетный вход счетчик 2 импульсов меняет свое, состояние по принципу "+1", формируя код адресного стимула, посылаемого через коммутатор 14 на адресные выходы 23 устройства. По этому адресу в испытуемый блок поступает второй информационный стимул с выходов 20 регистра 10 числа. При достижении максимального состояния счетчика 2 импульсов сигнал. с выхода дешифратора 3 запускает первый Формирователь 4 импульсов, с выхода которого сигнал устанавливает регистр 10 числа и счетчик 2 импульсов в нулевое состояние и подготавливает генератор 5 импульсов к работе в следующем такте. По заднему фронту сигнала первого формирователя 4 импульсов запускается формирователь 6 импульсов, который управляет работой блока 7 задания начального кода и блоком элементов И 11. Таким образом, с выходов 23 счетчика 2 импульсов в испытуемый блок посылаются тесты в виде двоичного кода00000000000000010000010000,0011000 01001111111Эти тесты имеют упорядоченную структуру и определяют порядок выбора адреса, по которому посылается проверочный тест с выходов 20 регист ра 10 числаВновь введенный коммутатор 14 адреса позволяет осуществлять. выбор адресов проверяемого блока памяти не только по упорядоченному закону, но и по псевдослучайному. Для этого необходимо ключ 36 коммутатора 14 адреса установить в положение"Псевд". При этом с выхода элемента НЕ 37 на первые входы третьих элементов И-НЕ 34 (в коммутаторе 14 адреса) поступит нулевой потенциал. Следовательно, на первых входах элементов И-НЕ 35 будут единичные потенциалы, разрешающие прохождение