Устройство для выборки адреса в постоянном запоминающем устройстве

Здвнспмое от авт. свидетельтвдЗаявлено 04.Х,1971 ( 1701830/18-24) М, Кл. 6 11 с 7/00 с присоединением заявкиомитет оо аелам ПриоритетОпубликовано 31.Х,1972, Б 5 оллетень М 33 Ддтд опубликования описания 27.Х 1,1972 вобретеиий и открытий ори Совете тииистров СССРУДК 681,3,07(088,8) Авторизобретения А, М. Иванов Заявитель УСТРОЙСТВО ДЛЯ ВЫБОРКИ АДРЕСА В ПОСТОЯННОМ ЗАПОМИНАЮЩЕМ УСТРОЙСТВЕИзобретение относится к области цифровой вычислительной техники н может быть 5 спользовано в запоминающих устройствах цифровых вычислительных машин.Известны постоянные запоминающие устройства динамиеского типа, например, па магнитных лентах и барабанах. Однако эти запоминающие устройства име 5 от недостаточну 5 о надежность и малое быстродействие; кроме того интегральное исполнение такого постоянного запоминающего уст 1)ойства целиком невозможно,Цель изобретения - повышение быстродействия и обеспечение возможности интегрального исполнения устройства.Цель достигается тем, что в предлагаемом устройстве генератор кодов выполнен на регистре с ооратной связью, выходы разрядов которого подключены к соответствующим входам выходных вентилей, другими входамн подключенных к одному из разрядов кольцевой пересчетной схемы, кахкдый разряд которой соединен с входом соответствующего заноминя 5 опего устройства,На чертеже приведена блок-схема постоянного зяпов 5 ицякщео устройства динамического типа с предлагаемой схемой выборки адреса. Постоянное запомннакццее устройство динамического типа содерж 55 т дешифратор 1 адреса; адресные шины 2, 3 и 4, связанные с запоминающими элементами 5 - 12; связи 13, 14, 5 15; кольцевую пересчетную схему 16, элементы 17 - 24 которой соответственно соединены с запоминающими элементами 5 - 12; генератор 25 кодов, состоящий из элементов 26 - 33; выходные вентил 5 34, 35, 36 по одному входу 10 связанные соогветственно с элементямп 31, 32и 33 генератора 25, а по другому - с элементом 24 кольцевой перссчетной схемы 16, Шина 37 служит для поступления тактовых импульсов и соединена с элементами 17 - 24 15 кольцевой пересчетной схемы 16 н с элементямн 26 - 33 генератора кочов. Б генераторе кодов записан один пз полныхкодовых циклов, количество которых для нз веерного числа пч разрядов постоянного запоминающего устрси 5 ства равно 2" -- т. В постоянном запоминающем устройстве динамического тина, для которого пг=З, а число полных кодовых циклов равно 2 (00010111 и 25 00011101), записан полщ 5 й кодовый цикл00010111.Постоянное запоминающее устройство динамического типа работает следующим образом.В нсходнов состо 55 пии в кольцевой пересчет- ЗО ной схеме 16 записан код 00000000, а в гене357590 Предмет изобретения Составитель В. Гордопова Техред Л. БогдановаРедактор И, Орлова Ке 1)рек гор Г. Запорожец Заказ 3849(9 Изд. М 1617 Тирак 406 ПодггисиоеЦНИИПИ Комитета ип делам изобретений и открытии ири Сопегс Ыпиистров СССРМосква, Я(-85, Раугисккя иао д 4/6 Типография, пр, Сапунова, 2 раторе кодов 25 - полный кодовый цикл 00010111. Код адреса числа, пришедший на дешифратор 1 адреса, возбуждает одну из адреснь 1 х шин 2, 3 или 4, с которой сигнал 1 с помощью связи 13, 14 нлн 1 э посгупает в один 5 пз запоминающих элементов т 7 - 24 кольцевой пересчетпой схемы, После записи единицы кольцевая псресчетная схема и генератор кодов запускаются одновременно. Поступление каждого тактового импульса с ц 1 пны 37 вызы вает перемещение единицы в кольцевой пере- счетной схеме и сдвиг полного кодового цикла 0001011 в генераторе кодов на один элемент, Как только единица записывается в элемент 24 кольцевой пересчетной схемы, па выходе 15 вентилей 34, 3 о и 3 б появляется соответству 1 о- щиЙ трехразрядпыЙ код. После этого кольцевая пересчетная схема и генератор кодов устанавливаются в исходное состояние. Устройство для выборки адреса в постоянном запоминающем устройстве, содержащее дпшифратор адреса, выходы которого соединены с входами запоминающих элементов, выходами подключенных к входам кольцевой пересчетпой схемы, генератор кодов и выходные вентили, Отличаюисееся тем, что, с целью повьппения быстродействия и обеспечения возможности интегрального исполнения устройства, генератор кодов выполнен на регистре с обратной связью, выходы разрядов которого подключены к соответствующим входам выходных вентилей, другими входами связанных с одним из разрядов кольцевой пересчетной схемы, каждый разряд которой соединен с входом соответствующего запоминающего элемента,