Устройство для усреднения флюктуации амплитудимпульсов

О П ЙС А Н И Е ИЗОБРЕТЕН Ия Савв СаавтваеСвивал иатичвсаа Рва пубаи К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства-явлено ОЗ.Ч 11,1970 ( 1467893/26-9) М.Кл, Н 04 Ь 11( с присоединением заявки-Комитет пе дерев исссрртеиий и еткрштий ври Сввете Мииистрае СССРучно-исследовательский институт черной металлурги им. И. П, Бардина УСРЕДНЕНИЯ ФЛЮКТУАЦИЙ АМПЛИТУ ИМПУЛЬСОВ СТРОЙСТВО Изобретение относится к системам широтноимпульсной и временно-импульсной модуляции, к приборам измерительной техники.Известно устройство для усреднения флюктуаций амплитуд импульсов, содержащее блоки коммутируемых накопителей, каждый из которых выполнен в виде последовательно соединенных коммутирующего и запоминающегоэлементов.Недостаток известного устройства состоит втом, что для значительного уменьшения флюктуаций амплитуд импульсов требуется большоеколичество параллельно включаемых коммутируемых накопителей, что приводит к значительному усложнению схемы устройства.Цель изооретения - уменьшение флюктуаций амплитуд импульсов при одновременномупрощении устройства,Поставленная цель достигается тем, что блоки коммутируемых накопителей соединены последовательно, в каждый из них дополнительно введены сумматор, делитель и линия задержки, при этом выход делителя соединенс первым входом коммутирующего элемента,второй вход которого соединен с первым входом сумматора, а выход коммутирующего элемента через линию задержки подключен к первому входу запоминающего элемента, второйвход которого через дифференцирующую цепь,а выход непо"редственно подключены соответственно к первому и второму входам сумматора, причем выход коммутирующего элемента подсоединен к первому входу последующего блока коммутируемого накопителя,На чертеже представлена функциональнаясхема одного блока коммутируемого накопителя как составной части устройства.Предлагаемое устройство состоит из последовательно соединенных блоков коммутируемых накопителей, каждый из которых состоитиз суммагора 1, выход которого соединен с входом делителч налряжения 2, выход делителя напряжения соединен с первым входом коммутирующего элемента 3, второй вход комму тирующего элемента 3 соединен с входом сумматора 1, выход коммугирующего элемента 3 соединен с входом линии задержки 4 и с входом сумматора последующего блока коммутируемого накопителя (на схеме не показан), выход линии задержки соединен с первым входом запоминающего устройства 5, второй вход запоминающего устройства 5 через дифференцирующее устройство б соединен с входом сумматора 1, выход запоминающего устройства 5 25 соединен со вторым входом сумматора 1.Принцип работы устройства заключается вследующем. Входной импульс поступает на первый вход сумматора 1, на выходе которого формируется сигнал, равный сумме амплитуды 30 пришедшего импульса и напряжения на запо333714 Предмет изобретения Составитель А. Горбаче Текред Т. УсковаКоваленко едактор Л. Мазуронок оррек Закав 2272 Иэд.429 Тираж 448 П одпионоПНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж.З 5, Раушская наб., д. 4/5 Обласаная типография Костромского управления по печати минающем устройстве 5. С выхода сумматора 1 сигнал подается на вход делителя напряжения 2. Полусумма сигнала с выхода делителя напряжения поступает на вход коммутирующего элемента 3, который открывается по второму входу на время, равное длительности, поступающего на вход сумматора импульса. На выходе коммутирующего элемента 3 формируется импульс, амплитуда которого равна напряжению на его входе. Далее импульс с выхода коммутирующего элемента 3 поступает на вход линии задержки 4, которая задерживает его на время, необходимое для сброса на нуль напряжения, зафиксированного. в запоминающем устройстве 5. Сброс на нуль осуществляют задним фронтом импульса, поступающего на первый вход сумматора 1 и дифференцирующего устройства б, выход которого соединен со вторым входом запоминаюйего устройства 5. В освободившуюся .память запоминающего устройства 5 поступает импульс с выхода линии задергкки 4. С выхода запоминающего устройства 5 напряжение, равное амплитуде запоминаемого импульса, поступает на второй вход сумматора 1, где ожидает прихода следующего импульса, с поступлением которого цикл усреднения повторяется, Усредненные по амплитуде импульсы с выхода коммутирующего элемента 3 одновременно с процессом усреднения поступают в последующий блок коммутируемого накопителя (па схеме не показан), с выхода которого (после вторичного усреднения) поступают на вход следующего блока коммутируемого накопителя и так до последнего блока, где происходят ана логичные преобразования. Устройство для усреднения флюктуаций 10 амплитуд импульсов, содержащее блоки коммутируемых накопителей, каждый,из которых выполнен в виде, последовательно соединенных коммутирующего и запоминающего элементов, отличающееся тем, что, с целью уменьшения 15 флюктуаций амплитуд импульсов и упрощенияустройства, блоки коммутируемых наколителей соединены последовательно, в каждый из них дополнительно введен сумматор, делитель и линия задержки, при этом выход делителя со единен с первым входом коммутирующего элемента, второй вход которого соединен с первым входом сумматора, а выход коммутирующего элемента через линию задержки подключен к первому входу запоминающего элемента, 25 второй вход которого через дифференцирующую цепь, а выход непосредственно подключены соответственно к первому и второму входам сумматора, причем выход коммутирующего элемента подсоединен к первому входу послеЗ 0 дующего блока коммутируемого накопителя,