Детектор нулевых значений сигналов

333674 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУРесптблин ависимое от авт, свидетельствааявлено 22 Х.1970 ( 1435899/26-9) Н 034 3/06 Н 031 с 5/15 с присоединением заяв Комитет по деламобретеиий и открытийри Совете МииистровСССР иоритет Опублико о 21.11.197 К 621.376,239(088,8) юллетень та опубликования описания 19 Л.19 Авторизобретения олего Заявите ЕКТОР НУЛЕВЫХ ЗНАЧЕНИЙ СИГНАЛОВ ик обретение относится к области радиоте Известны детекторы нулевых значении сигналов, содержащие источник входных сигналов и компаратор, выполненный в виде логической схемы НЕ - ИЛИ. Такие устройстваимеют ограниченный диапазон детектируемыхчастот.В целях расширения диапазона детектируемых частот в предлагаемом детекторе междуисточником входных сигналов и входами компаратора включен расщепитель фазы, выполненный, например, в виде дифференциальногокаскада на транзисторах с общим эмиттерным резистором и раздельными нагрузками вколлекторных цепях транзисторов,На чертеже приведена принципиальная схема устройства.Устройство содержит расщепитель фазывходного сигнала, который выполнен на транзисторах 1 и 2 в виде отдельных усилительных каскадов. Причем транзистор 1 включенпо схеме с общим эмиттером и имеет в цепиэмиттера резистор 3, обеспечивающий подачусигнала на эмиттер другого каскада, выполненного на транзисторе 2, который включенпо схеме с общей базой,К коллекторам транзисторов 1 и 2 черезразделители 4 и 5 подключены входы компаратора, выполненного в виде двухходовой логической схемы НЕ - ИЛИ на транзисторах 6 и 7. Переменный входной сигнал подается навход усилительного каскада, выполненного на 5 транзисторе 1. Усиленный и сдвинутый пофазе на 180 сигнал с коллектора транзистора 1 поступает через разделитель 4 на базу транзистора б. С резистора 3 сигнал подается на вход усилителя, собранного на транзисто ре 2. С коллектора транзистора 2 усиленныйсигнал, соответствующий по фазе входному сигналу, поступает через разделитель б на базу транзистора 7.Таким образом, на входы компаратора по ступают одновременно два сигнала, сдвинутые по фазе относительно друг друга на 180.В случае, если через разделители 4 и б набазы транзисторов 6 и 7 поступает сигнал, величина и полярность напряжения которого 20 соответствует уровню логической единицы,открывается соответственно транзистор б или 7; в этот момент на выходе устройства действует потенциал, соответствующий логическому нулю. И только в момент пересечения ну левого значения напряжения, подаваемого навход устройства сигнала, транзисторы б и 7 закрываются, так как на базах транзисторов 6 и 7 отсутствует сигнал, и на выходе устройства появляется высокий потенциал, соответЗ 0 ствующий логической единице. С переходом333674 Составитель А. ГорбачевТехред Л. Богданова Корректор Л. Царькова Редактор Т. Юрчикова Заказ 1408/14 Изд.575 Тираж 448 ПодписноеЦНИИПИ .Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2 переменнОго напряжения, действующего на вход устройства, в момент пересечения нулевого значения один из транзисторов 6 или 7 снова открывается под воздействием сигнала, поступающего с расщепителя фазы, собранного на транзисторах 1 и 2, и таким образом на выходе устройства формируется импульс напряжения, по уровню равный логической единице и соответствующий моменту пересечения нулевого значения переменного сигнала, действующего на входе устройства.В случае отсутствия сигнала на входе устройства на его выходе потенциал напряжения соответствует логической единицы до тех пор, пока на входе устройства не появится сигнал, с появлением сигнала формируется импульс напряжения, соответствующий моменту пересечения нулевого значения входного сигнала,Предмет изобретения 5Детектор нулевых значений сигналов, содержащий источник входных сигналов и компаратор, выполненный в виде логической схемы НЕ - ИЛИ, отличающийся тем, что, с 10 целью расширения диапазона детектируемыхчастот, между источником входных сигналов и входами компаратора включен расщепитель фазы, выполненный, например, в виде дифференциального каскада на транзисторах 15 с общим эмиттерным резистором и раздельными нагрузками в коллекторных цепях транзисторов.