Устройство для контроля логических блоков

(и)792256 ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советск ихСоцналнстическикРеспублик(51) М. Кл. 6 06 Е 11/00 Ьвударотвенный комитет СССР в делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ Изобретение относится к контрольно-измери. тельной технике и может быть использовано 1в сервисной аппаратуре электронно-вычислитель. ных машин.Известно устройство 1), в котором подача входных воздействий на объект контроля и оценка результатов производятся оператором,К недостаткам этого устройства относятся низкая надежность и малое его быстродей. ствне.Наиболее близким по технической сущности к предлагаемому является устройство 21, принятое за прототип, содержащее генератор импульсов, выход которого подключен к входу синхронизации первого регистра, группа выходов которого подсоединена к соответствующей группе входов согласующего блока и группе первых информационных входов первого сум. матора по модулю два, выход которого подключен к информационному входу первого регистра, группа выходов согласующего блока подсоединена к группе входов блока индика. ции, элементы ИЛИ и элементы ИЛИ-НЕ, установочные входы которых подключены к 2входу "Сброс" устройства, а установочные выходы - к установочным входам коммутатора соответственно.Недостатком этого устройства является малое быстродействие, связанное с обработкой результатов на каждом выходе объекта конт. роля.Цель изобретения - повышение быстродействия устройства,Указанная цель достигается тем, что устройство для контроля логических блоков содержит счетчик импульсов, преобразователь параллельного кода в последовательный, второй сумматор по модулю два и второй регистр, первая группа выходов которого соединена с первой грудной информационных входов коммутатора и группой информационных 1 х входов второго сумматора по модулю два, а также с входами синхронизации первой группы элементов ИЛИ и ИЛИ-НЕ, вторая группа выходов - со второй группой информационных входов коммутатора и входами синхронизации второй группы элементов ИЛИ и5 10 35 20 ИЛИ-НЕ. Установочный вход второго сумматора по модулю два подсоединен к едщдщному входу устройства, а выход - к информационному входу второго регистра, синхронизирующий вход которого соединен с выходом пере-. полнения счетчика, группа счетных выходов которого подключена к группе управляющих входов преобразователя параллельного кода в последовательный, группа информационных входов которого подсоединена к группе ин формационных выходов коммутатора, а выход ко второму информационному входу первого сумматора по модулю два. Выход генератора импульсов подключен к счетному входу счетчика импульсов.Функциональная схема устройства для контроля логических блоков изображена на чертеже,Она содержит генератор 1 импульсов, счетчик 2 импульсов, преобразователь 3 параллельного кода в последовательный, коммутатор 4, объект 5 контроля, элементы ИЛИ б, элементы ИЛИ-НЕ 7, первый 8 и второй 9 регистры, единичный вход 10 устройства, первый 11 и второй 12 сумматоры по модулю два, согласующий блок 13, блок 14 индикации.Устройство работает следующим образом.В исходном состоянии регистры 8 и 9 и счетчик 2 сброшены, а генератор 1 не генерирует цепи сброса и пуска на чертеже не показаны). В объект 5 через коммутатор 4 с вы.ходов регистра 9, элементов ИЛИ 6 и элемен. тов ИЛИ-НЕ 7 поступают сигналы, которые производят его сброс, При запуске устройства генератор 1 начинает выдавать импульсы, кото.рые изменяют состояние счетчика 2. При этом преобразователь 3 преобразует сигналы, проходящие на него через коммутатор 4 с объекта 5, в последовательный код, поступающий на вход сумматора 11; Кроме того, импульсы генератора 1 подаются на тактовый вход регистра 8. После того как все выходные контакты объекта 5 будут опрошены, по импульсу переполнения счетчика 2 изменится состояние регистра 9. На входные контакты объекта 5 поступит новая тестовая комбинация, а его выходы будут снова опрашиваться, Б результате этого на выходе преобразователя 3 будет получена двоичная последовательность, каждый бит которой соответствует значению выходного сигнала на определенном выходном контакте объекта : 5 при определенном входном воздействии с датчика псевдослучайных чисел, об разованного регистром 9 и сумматором 12.Известно, что сдвиговый регистр 8 с линейными обратными связями через сумматор 11 осуществляет деление многочлена, описывающего входную двоичную последовательность, на характеристический многочлен сдвигового регистра (обычно - многочлен максимального 25 30 З 5 40 45 50 55 периода, определяемый структурой обратных связей). При этом после окончания входной последовательности регистр 8 содержит двоич. ный код остатка от деления; поступающий через блок 13 на блок 14, который дает "сигнатуру". Если входные двоичные последовательности отличаются хотя бы одним битом, то отличаются и их сигнатуры, Эталонные сигнатуры определяются для каждого типа исправных объектов 5 экспериментально или путем расчета их на ЭВМ. Они могут быть занесены в документацию и использоваться оператором для сравнения с реальными.Положительный эффект изобретения - повышение быстродействия устройства - достигается за счет сокращения времени анализа сигнатуры, характеризующей состояние объекта контроля в целом, а не сигнатур на отдельных его выходах. Формула изобретения Устройство для контроля логических блоков, содержащее генератор импульсов, выход которого подключен к входу синхронизации первого регистра, группа выходов которого подсоеди. нека к соответствующей группе входов согласующего блока и группе первых информационных входов первого сумматора по модулю два, выход которого подключен к информационному входу первого регистра, группа выходов согласующего блока подсоединена к группе входов блока индикации, элементы ИЛИ и элементы ИЛИ -НЕ, установочные входы которых подключены к входу "Сброс" устройства, а установочные выходы - к установочным входам коммутатора соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения быст. родействия устройства оно содержит счетчик импульсов, преобразователь параллельного кода в последовательный, второй сумматор по модугпо два и второй регистр, первая группа выходов которого соединена с первой группой информационных входов коммутатора и груп пой информационных входов второго сумма. тора по модулю два, а также с входами син. хронизации первой группы элементов ИЛИ и ИЛИ-НЕ, вторая группа выходов - со вто. рой группой информациотшых входов коммута. тора и входами синхронизапни второй группы элементов ИЛИ и ИЛИ-НЕ, установочный вход второго сумматора по модулю два под. соединен к единичному входу устройства, а выход - к информационному входу второго регистра, синхронизирующий вход. которого соединен с выходом переполнения счетчика, группа счетных выходов которого подключена, к группе управляющих входов преобразователя51 одписно илиал ППП "Патент"., г, Ужгород, ул. Проектная, 4 5 792256 параллельного кода в последовательный, группа информационных входов которого подсоедине.на к группе информационных выходов комму.татора, а выход - ко второму информационному входу первого сумматора по модулюдва, выход генератора импульсов подключен к счетному входу счетчика импульсов. ВНИИПИ Заказ 10136/49 Т Источники информации,принятые во внимание при экспертизе1. ЭВМ ЕС. под ред. Ларионова А. М,М "Статистика", 1975, с. 99. 2. Патент США И 3976864, кл, 235-153 АС,опублнк. 1976 (прототип) .