Всесоюзная ih jygt; amp; iyil rrv-rvr: г • г= r4u«55ftv3″. af. r, . iv. ••: ; ihsjiyilt; gt; amp; -: ;: r-a j

320062 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваМПК Н 031 с 23( Заявлено 10.Х 1,1969 ( 1374285126с присоединением заявкиКомитет по делам изобретений и открыти при Совете Министров СССРите Х 1.1971. Боллетен33 УДК 621,374.32(088,8) блпковано та опубликования описания 4.1.197 Авторы зобретення А. Селин и В. В. Воловский Заявите ЧЕТЧИК ИМПУЛЬ ИКЛИЧЕСКОМ КОД Изобретение относится к импульсной технике и может быть использовано для согласования вычислительных устройств с управляемыми объектами,Известен счетчик импульсов в циклическом коде, выполненный по схеме двоичного т-разрядного счетчика с дополнительным триггером минус первого разряда.Наличие дополнительного триггера минус первого разряда усложняет счетчики снижает его быстродействие,Цель изобретения - упрощение счетчика и увеличение его быстродействия.Это достигается использованием алгоритма, при котором производится поразрядное сложение по модулю два исходного двоичного кода с тем же кодом, но сдвинутым на один разряд влево, причем младший разряд сдвинутого кода исключается при суммировании.Для получения т-разрядного счетчика импульсов в циклическом коде по вышеуказанному алгоритму входы каждого из т сумматоров по модулю два подключены к выходам триггеров двух соседних разрядов двоичного счетчика, а выходами циклического кода являются выходы сумматоров и выход старшего разряда двоичного счетчика.Блок-схема счетчика импульсов в циклическом коде приведена на чертеже. Счетчик состоит из т-разрядного двоичного счетчика на триггерах 1, 2, 3 4, б и т - 1 сумматоров по модулю два б, 7, 89. Входы каждого сумматора подключены к выходам триггеров двух соседних разрядов двоичного счетчика, а выходами циклического кода являются выходы сумматоров и выход старшего разряда двоичного счетчика.Счетчик импульсов в циклическом коде работает следующим образом, В исходном сос тоянии все триггеры 1, 2, 34, б сброшены,т. е. в них записано число 000О. Первый разряд циклического кода получается на выходе первого сумматора б, суммирующего по модулю два числа, записанные в триггерах 15 первого и второго разрядов двоичного счетчика. В исходном состоянии на выходе первого сумматора будут 0+0=0, здесь + - суммирование по модулю два, Аналогично на выходах второго, третьего(т - 1) -го суммато ров будет тоже О. Последний разряд циклического кода снимается с триггера старшего разряда двоичного счетчика, в исходном состоянии он тоже будет О. Итак, исходному состоянию соответствует число в циклическом 25 коде 000 О,Если на вход поступает один импульс, тов двоичном счетчике будет записано число 1000 О, На первый сумматор будут поступать числа 1+0=1, поэтому первый разряд 30 циклического кода будет 1. На второй суммаПолякова ехред Л. онов дакто Изд.1541 Тираж 473 Подписное елаги изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/5 каз 3639/6НИИПИ Комитета ипография, пр. Сапунов 3тор будут поступать числа, записанные во втором и третьем разрядах двоичного счетчика; 0+0=0. На выходе третьего, четвертого,т - 1 сумматоров тоже будет О. В последнем разряде циклического кода тоже будет О, так как старший разряд счетчика находится в нулевом положении, Итак, двоичному числу 10000 будет соотвегствовать число в циклическом коде тоже 1000 О.Если на вход поступает произвольное число импульсов, например 26, работа счетчика происходит аналогично. Пусть, например, применяется 5-разрядный счетчик, Тогда в двоичном счетчике будет записано 01011. На выходе:первого сумматора будет 0+1=1, на выходе второго 1+0=1, на выходе третьего 1+0=1, на выходе четвертого 1+1=0. Триггер старшего разряда двоичного счетчика находится в состоянии 1, поэтому последний разряд числа в циклическом коде будет 1.Итак, двоичному числу 01011 будет соответствовать в циклическом коде число 11101.Подобным образом происходит преобразо ванне любого другого числа. Предмет изобретения Счетчик импульсов в циклическом коде, 10 состоящий из т-разрядного двоичного счетчика на триггерах и и - 1 сумматоров по модулю два, отличающийся тем, что, с целью упрощения счетчика и увеличения его быстродействия, входы каждого сумматора подклю чены к выходам триггеров двух соседних разрядов двоичного счетчика, причем выходами циклического кода являются выходы сумматоров и выход старшего разряда двоичного счетчика.