Аналого-цифровой преобразователь

3 ВО 68 Сова Саветскик Социалистических РеспубликйФЪ ГфЧ Зависимое от авт, свидетельства3 с 13/026) 3/00 Заявлено 970 ( 14 э 1389/26-9) с присоединением заявкиПриорите Комитет по делам изобретений и открытий при Сосете Министров СССР8.Х,1971. Бюллетень32 1.325(08 бликовано У та опубликования описания 17.1.1972 Авторызобретеш Г, М. Петров А. Волкова, Г. В. Москале явите О-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕ К Изобретение относится к области аналогоцифровой вычислительной техники и предназначено для преобразования быстроизменяющихся аналоговых сигналов в цифровой код.Известен аналого-цифровой преобр азова тель, содержащий схему суммирования аналоговых сигналов, цифро-аналоговый преобразователь, реверсивный счетчик, генератор импульсов, сдвигающий регистр, основной компаратор и логические схемы.Однако в известном устройстве при боль. ших скоростях изменения входного сигнала появляется дополнительная динамическая погрешность.В целях повышения динамической точности преобразования, выход схемы суммирования аналоговых сигналов соединен со входами основного и вспомогательного компараторов, управляющие входы последнего подключены к выходам триггеров сдвигающего регистра, а выходы через схему ИЛИ соединены с одним из входов схемы запрета. Другой вход схемы запрета подключен к выходу генератора импульсов, а выход через линию задержки - и управляющему входу сдвигающего регистра.Иа фиг, 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - временная диаграмма раооты преобразователя, на которой изображены графики изменения входной величины Х(1), компенсирующей величины Х,(/), формируемой в схеме предлагаемого устройства, и компенсирующей вели шпы Хт,(/), формируемой в обычном формирователе с поразрядным кодированием.Устройство содержит цифро-аналоговый преобразователь 1, схему 2 суммирования анало.говых сигналов, основной 3 и вспомогательный 4 компараторы, дизыонкторы б и б, ре версивный счетчик 7, коньюнкторы 8 и 9, сдвн.гающий регистр 10, генератор 11 импульсов, линию 12 задержки и схему 13 запрета.Поразрядное кодирование по способу последовательных приближений выполняется сиг налами, формируемыми основным компаратором, дизыонктором б и коньюнктором 9, поступающими поочередно на счетные входы триггеров реверсивного счетчика 7 через коньюнкторы 8. Очередность постунлешя пмпуль сов на счетные входы триггеров обеспечивается сдвигающим регистром 10, на вход которого через обычно открытую схему 13 запрета и линшо 12 задержки подаются сигналы гс.нсратора 11 импульсов, Выходными сш.палами 25 регистра сдвига в каждом такте работы так.же производится регулировка коэффициента передачи основного компаратора 3 по закоюа - Ко 2 - ( - , где У - число двои 111 ых разрядов в коде выходной величины.30 Вспомогательный компаратор 4 отличаетсяСостави 1 ель Л. БагянЮрчикова Тсхред Л, Богданова Корректоры: Е. Михеева н Е. Усова Редант Заказ 3794/3 Изд, М 1507 Тираж 473 ПодписноеЦНИИПИ Комитета по делам изобретсшй и открытий прп Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типограс ия,апунов от основного тем, что имеет вдвое меньший коэффициент передачи, который изменяется в каждом такте работы пропорционально последовательныл степеням числа два К,=Ко.2-+-д. 5При нормальном функционировании схемы работает только основной компаратор, сигналы на выходе вспомогательного компаратора отсутствуют. Однако, если по какой-либо причине (наприл 1 ер, вследствие изменения вход ной величины), рассогласование между величинами Х и Х увеличивается настолько, что вдвое превышает допустимое значение, то срабатывает и вспомогательный компаратор, Сигнал с одного из его выходов через дизыонктор 15 б поступает на схему запрета, в результате че. го запирается вход сдвигающего регистра 1 О, и его состояние при переходе к следующему такту работы не изменяется. Поэтому в следующем такте сигнал с выхода основного ком паратора может поступать через коньюнктор 8 на счетный вход того же триггера, что и в предыдущем такте. Следовательно, компенси. рующая величина может измениться на то же значение, что и в предыдущем такте, а не на 25 уменьшенное в два раза, как это происходит обычно при поразрядном кодировании. На приведенной временной диаграмме величина Ху, изменяется таким образом в точках 4, 5 и 9. Для сравнения приведен график изл 1 ене ния величины Хс, в схеме обычного преобразователя с поразрядным кодированием методом последовательных приближений. Такой порядок работы в рассмотренной схеме позволяет преобразовывать входной сигнал, изменяющийся с большей скоростью, чем в обычных схемах поразрядного кодирования, и более эффективно происходит устранение погрешностей, возникающих из-за помех случайного характера. Кроме этого, значение числа в сдвигающем регистре 1 О говорит о числе верных разрядов, которые удалось полу чить в процессе данного цикла преобразования. Аналого-цифровой преобразователь, содерукащий схему суммирования аналоговых сиг палов, цифро-аналоговыи преобразователь, реверсивный счетчик, генератор импульсо:в, сдвигающий регистр, основной компаратор и логические схемы, отгика(ощнйся тем, что, с целью повышения динамической точности пре образования, выход схемы суммирования аналоговых сигналов соединен со входами основ. ного и вспомогательного компараторов, управ. ляющие входы последнего подключены к выходам триггеров сдвигающего регистра, а вы. ходы через схему ИЛИ соединены с одним из входов схемы запрета, другой вход которой подключен к выходу генератора импульсов, а выход через лпни 1 о задержки - к управля 1 ощему входу сдвигающего регистра.