Цифровой компаратор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 263278
Авторы: Днепропетровска, Измерительной, Слесаренко
Текст
2 б 322 Е ОП СА ИЗОБРЕТ Союэ СоветскикоциалистическнкРеспуолнн АВТОРСКОМУ СВИДЕТЕЛЬС авт. свидетельства- 1969 ( 12991 б 918-24) висим о э, 7/ОО Заявлено 2 с присоединением заявки У 1 ПК б Об Приорите Комитет по делам аооретений н открытий при Совете Министров СССРУДК 621,523.8(088,8 публиковано 04,1.1970. Бюллетеньбликования описания 14,И 1.197 та АвторизобретенияЗаявитель В.Ф,Сл енко непропетровская межобластна надзора за стандартами лаборатория Государственного змерительной техникой ОМПАРАТО РО 2 ход 8 пост ьсов, соот етру, котор регистры 1 тров после чпсел. На в ность импул мому парам проходит в 5 жимое регис ся. Если изме санного в р мент, когда 10 новится равупает последовательетствующая измеряея через схемы И 3 и 2. При этом содеровательно уменьшаето больше числа, запио в определенный мообоих регистров стаони запираются. ряемое чисегистре 2, тсодержимоным нулю,По окончани поступает сиги ные схемы И ко схема, связВыше, на вт версный сигнал Если измеряемое число меньше числа, запи 20 санного в регистре 1, то сигнал, проходящийна вход 8, открывает схему ссИ 3, связаннуюс выходным сигналом ссНиже, на второй входкоторой подается сигнал со схемы ИЛИ 4,связатсной с выходами разрядов ретистра 1.25 Если измеряемое число лежит в заданныхграницах, сигнал с входа 8 открывает схемуИ 3, связанную с выходным сигналом Норма,:на другие входы которой подан прямойсигнал с выхода регистра 2 и инвереный -30 с регистра 1,Компаратор предназначен для систем автоматического управления и контроля,Известны компараторы чисел, записанных в виде кодов, что требует дополнительного преобразования эталонного числа в ии пульс:ную последовательность или ограничивает представление результата двоичным кодом.Предложенный цифровой компаратор отличается тем, что его вход соединен с вычитающими входами двух счетных регистров через схемы И, вторые входы которых связаны с выходами схем ссИЛИ. Входы последних соединены с разрядными выходами соответствующих регистров, а входы трех схем И, выходы которых соединены с выходами компаратора, соединены со входами управляющего сигнала сброс и непосредственно, а .также через схемы инверсии - с выходами схем ИЛИ.Это позволяет упростить устройство.Схема компаратора изображена на чертеже.Устройство содержит регистры 1 и 2 с вычитающими счетными входами, схемы И 3, ИЛИ 4, ссНЕ б, .элементы задержки 6, блок памяти .7, вход 8, шину сброс 9 и выходы Выше 10, Норма 11 и Ниже 12.Работает устройство следующим образом.В исходном состоянии в регистрах 1 и 2 записаны числа, принадлежащие соответственно нижнему и верхнему пределам измеряемых и последовательности на вход 8 ал, воздействующий на выход. При этом срабатывает тольанная с выходным сигналом рой вход которой подается инсо схемы ИЛИ 4.263278 Предмет изобретения 2 Составитель А. В. Вейцедактор Б. Б. федотов Тсхред А. А. Камышиикова Корректор Л, С, Веденеева Заказ 1386/7 Тираж 480ЦНИИПИ Комитета по делам изобретении и открытий при СоветМосква, Ж, Раушская наб., д, 4(5 Подписио ииистров СССапупова, 2 ипотраф Через элементы задержки ситнал со входа 8 переводит разряды регистров 1 и 2 в нулевое сосгояние и перезаписываег из олока памяти 7 верхнюю и нижнюю границы измеряемого числа. Цифровой компаратор для допускового контроля величин, задаваемых импульсными последовательностями, ссдержащий счетные ,регистры, блок памяти, схемы И, ИЛИ,НЕ и элементы задержки, отличающийся тем, что, с целью упрощения устройства, вход компаратора соединен с вычитающими входамп двух счетных регистров через схемы И, 5 вторые входы которых связаны с выходамисхем ИЛИ, входы которых соединены с разрядными выходами соответствующих регистров, а входы трех схем И, выходы которых соединены с выходами компаратора, соедине ны со входами управляющего сигнала сброси непосредственно, а также через схемы инверсии - с выходами схем ИЛИ.
СмотретьЗаявка
1299169
В. Ф. Слесаренко, Днепропетровска меж областна лаборатори Государственного надзора стандартами, измерительной техникой
МПК / Метки
МПК: G06F 7/04
Метки: компаратор, цифровой
Опубликовано: 01.01.1970
Код ссылки
<a href="https://patents.su/2-263278-cifrovojj-komparator.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой компаратор</a>
Телевизионный координатор
Номер патента: 1521242
Опубликовано: 30.03.1994
Авторы: Кормилин, Кручинина, Мартышевский, Тисленко
МПК: H04N 7/18
Метки: координатор, телевизионный
1. ТЕЛЕВИЗИОННЫЙ КООРДИНАТОР , содеpжащий последовательно соединенные диссектоpную телекамеpу и аналого-цифpовой пpеобpазователь (АЦП), блок пеpеключения pежимов pаботы, пеpвый вход котоpого соединен с пеpвым выходом синхpогенеpатоpа, втоpой выход котоpого подключен к пеpвому входу фоpмиpователя следящего кpестообpазного pастpа, а также два канала фоpмиpования сигналов кооpдинат X и Y, содеpжащих каждый pевеpсивный счетчик и последовательно соединенные pегистp и цифpоаналоговый пpеобpазователь (ЦАП), пpи этом пеpвый и втоpой выходы блока пеpеключения pежимов pаботы соединены со счетным входом pевеpсивного счетчика каждого канала фоpмиpования сигналов кооpдинаты, а тpетий выход блока пеpеключения pежимов pаботы соединен с упpавляющим входом...
Многостоповый преобразователь временных интервалов в цифровой код
Номер патента: 1468251
Опубликовано: 15.04.1992
Авторы: Гончар, Деменков, Нестеренко, Семенов
МПК: G04F 10/04
Метки: временных, интервалов, код, многостоповый, цифровой
...изЛэлементов 9.1-9.И ИЛИ,- время установки одного из триггеров 8.1-8.Б по входу "Я". Сигнал на каждом выходе блока 8 задержки сдвинут относительно сигнала на предыдущем выходе на величину О - время установки одного из5триггеров 8.1-8.И по входу "С". Время с момента поступления сигнала на вход блока 8 задержки до момента возвращения три ггера 8, 1 в исходное состоя;" ние, определяемое как с, + + + 2.ии, является мертвым временем мно" гостопового преобразователя. Мерт вое время преобразователя не зависит оТ длины Я-разрядного счетчика 9 импуль" сов и от быстродействия внешней системы регистрации результатов измерения. Последнее достигаетСя за счет введе" ния блока 11 регистров памяти, исполь" зование которого позволяет принять и...
Устройство для автоматического анализа схем цифровых вычислительных машин
Номер патента: 218521
Опубликовано: 01.01.1968
Автор: Сергеев
МПК: G06F 11/36
Метки: анализа, вычислительных, машин, схем, цифровых
...типа2 - 10 обеспечивают выдачу импульсных сигналов на входыконтролируемой схемы по девяти каналам(входам) схемы (длительность импульса указывается кодом инструкции). Эти же сигналымогут быть использованы для синхронизациирегистра результата,Принятая структура блока управления позволяет использовать в программах проверкисхем не только отдельные микрооперацни, нои целые микропрограммы, содержащие циклы. Микропрограмма имеет следующую структуру: цикл, повторяемый заданное число раз,и ряд микроопераций, выполняемых после завершения заданного числа циклов. В составцикла могут входить микрооперации второготипа2 - 11 (каждая микропрограмма может использовать произвольный их набор).Последовательность выполнения микроопераций, входящих в цикл,...
Устройство для контроля электрических параметров электронных схем
Номер патента: 393748
Опубликовано: 01.01.1973
МПК: G01R 31/28, G05B 15/02
Метки: параметров, схем, электрических, электронных
...же первой схемы И 7, связанном с первым неподвижным контактом переключателя 8 источником напряжения, подключенным к клемме 15, фиксируется напряжение, равное напряжению логической единицы, следовательно, первая схема И подготавливается к работе, остальные закрыты.Вначале УВМ выдает сигнал опроса на третьи входы схем И 7. Этот сигнал, пройдя через подготовленную к работе лервую схему И 7 и устройство согласования 4, принимается и расшифровывается УВМ. УВМ выбирает нужную подпрограмму работы устройства для контроля электрических параметров электронных схем и начинает выдачу информации через блок согласования 4 на программные источники напряжения и тока 1, измерительный блок 2, коммутационную матрицу 3, которая с помощью двухпроводных...
Процессор для контроля цифровых схем
Номер патента: 435527
Опубликовано: 05.07.1974
Авторы: Институт, Лиг, Сергеев
МПК: G06F 11/22, G06F 15/06
Метки: процессор, схем, цифровых
...получаемых от внешних устройств; приоритетное устройство 36, которое выбирает среди зафиксированных в регистре 30 запросов запрос высшего приоритета и формирует в регистре 29 адрес начала подпрограммы, обслуживающей этот запрос.Основной исходной информацией для блока управления 35 является значение кода операции в регистре 15 и признаков адресации в регистрах 16 и 30,Предлагаемый процессор работает следующим образом.Центральный модуль 1 обеспечивает выполнение команд следующих типов (см. фиг, 4):Тип 1. Команды переменного формата, содержащие непосредственные операнды длиной от 1 до 16 байтов, служащие для передач информации во внешние устройства (в том числе в регистр индикации 23), выполнения операций во внешних устройствах, а...
Предыдущий патент: Устройство для сравнения измеряемой величины с п-заданными величинами
Следующий патент: Магнитный элемент
Случайный патент: Полимерная композиция