Цифровой компаратор

ОП ИСАНИЕ 3ИЗОБРЕТЕН ИЯ Сьюз Советскнх Социалнсткцеских РеспубликАВТОРСКОМУ СВИДЕТЕЛЬСТВ етельства-т авт исим М, Кл. С 06170 аявлено 15,Ч.1971 ( 1652666/18-24) вкннием соед Государственный комитетСовета Министров СССРно делам нэоеретенийи открытий рноритет УДК 621.374,33:621, .325.65(088.8) 973, Бюллетеньописания 15.Ч.1974 убликовано 29.Ч Дата оп ковали Авторизобретения Ю. Д, Полисскийучно-исследовательский и опытно-конструкторский иавтоматизации черной металлургии Заявитель титут ВОЙ КОМПАРАТОавтоматик раторы могут я определения числа,из группобъединении личивается коройство усложтличается тем. четвертый реы со входам,и Устроиство относитсяе и вычислительной технике.Известен, цифровой компаратор, содержа. щнй два регистра, суммирующие входы кото,рых через две схемы запрета авязаны со входной шиной устройства; блок сравненяя, входы двухвходовых схем неравнозначность которого связаны с прямыми выходамя одноименных разрядов регистров, а выходы через схему ИЛИ связаны со входом инвертора; два блока переписи, одни .из входов двухвходовых схем И которых связаны с прямыми выхода,ми одного репистра, причем другие входы схем И соединены между собой и через линию задержки связаны со входом оброс другого регистра, входы установки в единичное состояние которого соединены с вы ходами этих, схем И; логические схемы; линии задержками; триггеры. Однако известные компа быть, использованы только дл наибольшего или наименьшего последовательных чисел. При компараторов,разных типов ув личество оборудования и уст.ня ется. Предложенный компаратор что в него, введены третий,и истры, выходы которых связа2блока,сравнения, причем выходы третьсго регистра связаны со входами, блока переписи, выходы которого соединены,со входами установки в единичное состояняе второго регистра, и 5 через схему ИЛИ - с управляющим входомсхемы запрета первого. регистра и одним нз входов схемы И, другой. вход которой связан со входной шиной устройства, а выход - с вычитающим входом третьего регистра. Вы ходы третьего, регистра соединены с,выходамивторого блока переписи, входы которото связаны с выходами первого регистра. Выход блатса сравнения связан со входом установки в единичное состояние триггеравход установ ки в нулевое состояние которого соединен суправляющим входол второго блока переписи. Инверсный выход триггера через схему И, связанную с диной сброс, и схему ИЛИ, связанную через, линию задержки с 0 управляющим входом первого блока переписи, соединен со входом,сорос третьего регистра и с управля 1 ощщ входом схемы запрета второго регистра Прямой выход триггера через схему И, связанную с шиной сброс, соединен со,входом сброс четвертого, регистра; выходы первого регистра связаны с выходными ринами наибольшего числа, выходы второго, регистра - с шинами наименьшего числа, а. четвертого - с шина.0 ми максимальной разности.Это позволяет, расширить функццоцальцыс возможности устройства.Блок-схема предложенного цифрового компаратора (для чисел це более 15) приведена ца чертеже.Компаратор содержит регистры 1, 2, 3, 4, схемы запрета 5 и б, блояс сравнения 7, состоящий из двухвходовых схем неравнозначность 8 ь 8 р, 8, 8 выходы которых через схему ИЛИ 9 связа.ны со входам,цнвертора 10, блоки переписки 11, 2, состоящие из схем И 13 13, 13 13 и 14 ь 14, 14,14, соответственно, схемы И 15, б, 17, схемы ИЛИ 18, 19, триггеры 20, 21 .и линии задерцски 22 - 25.Входная шина устройства связана со вхо. дом установки в цу,тевое состояние триггера 21 (который входом устаиовки в единичное состояние связан с шиной сброс) и через линию задержки 25 - со входом схем запрета 5,и б, выходы которых соединены с сумчирующигми входаии регистров 1 и 2 соответственно. Инверсный выход триггера 21 соединен со входом сброс регистра 2. Управляющий вход схемы запрета 5 связагц с одним,из входов семы И 16 и выходом схемы ИЛИ 19, входы которой связаны с выходами регистра 3. Управляющий вход схемы запрета 6 связан с одним из входов схемы И 15 и ицверс. ным выходом триггера 20, прямой выход которого связая с одним из входов схемы И 17. Другой вход схемы И 17 связав с шиной сорос и другим входом схемы И 15. Выход схемы И 17 соединен со входом ссброс регистра 4 ц через лин и задержки 23 и 24 и схему ИЛИ 18 (другим вхолом связанную с выходом схемы И 15 - сз входом сброс регистра 3, а через линяю задержки 22 - с управляющим входом блока переписи 11 и входом установки в ,нулевое состояние триггера 20. Другие входы блока переписи 11 связаны с выходами регистра 1, а выходы - со входами установки в единичное,состояние разрядов регистра 3. Выходы регистра 3 связаны с одними из входов схемы блока сравнения 7 (другие входы которого аоелинецы с выходасги,регистра 4) и с одними пз входов блока переписи 12. Управляющий вход блока 12 связан с выходом линии за. держкя 24, а выходы - со входами установки в единичное состояние разрядов ,регистра 4. Выход блока сравнения 7 соединен со входом устаяовки в единичное состояние триггера 20.Компаратор работает следующим образом, В исходнам состоянии все счетные,регистры очищены, т, е.,их триггеры находятся в состоянии, при,котором отсутствуют сигналы на прямых выходах. Тр,иггер 20 находится в таком же состоянии, В,результате отсутствуют сигналы,на одном,из входов схемы И 15, па управляющем выходе схемы запрета 6 и есть сигнал на одном яз входов схемы И 17.Поскольку содержимое Регистра 3 равно нулю, отсутствует сигнал на втором входе схемы И 16,и на управляющем входе семы 10 15 20 25 30 35 40 45 50 55 60 65 зацрета 5. Триггер 21 находится в состоянии, црц котором сигнал ца его прямом выходе отсутствует.Рассмотрим случай, когла в регистре 1 записано наиботьшее из всех сравнеццых чисел, в регистре 2 - наименьшее, в регистре 4 - максимальная разность, в регистр 3 перезацгсацо наибольшее число, триггеры 20,и 21 находятся в состояниях, соответствующих исходному,Рассмотрим работу устройства ца примере сравнения первых двух последовательных чисел.Импульсы очередного сравниваемого чцс. ла, поданного ца вход компаратора, оцроки. дывают триггер 21 в единичное состояние, и сигнал с его прямого выхода обращает содержимое регистра 2 в нуль.Через лияию задержки 25 и с:сему запрета 6 импульсы очередного числа посгупают ца в."сол регистра 2 и подсчитываются в цем. Одновременно оци проходят через с.сему И 16 в регистр 3 и уменьшают его содержимое.Возможны три случая.1. Очередное число меньше наименьшего из сравцецяых цгсел или равно ему.В этом случае после окончания поступления импульсов данного числа в регистре 2 будет записано наименьшее ц,цсло, а в регистре 3 - максимальная разность.Импульс сброса, поданный ца шину сброс после окончания поступления импуль сов данного числа, перебрасывает триггер 21 в нулевое состояние, проходит через схему И 17 и обращает содержимое регистра 4 в нуль. Затем после прохождения линии задержки 24 этот же импульс переписывает в регистр 4 содержимое регистра 3, т. е. максимальную разность. В этот момент триггер 20 перебрасывается в едицичяое состояние. Далее импульс сброса через линию задержки 23 и схему ИЛИ 18 ооращает содержимое регистра 3 в нуль, после чего через линию задержки 22 возвращает триггер 20 в нулевое состояние и переписывает в регистр,3 содержимое, регистра 1. На этом процесс заканчивается, а с:сема готова к приему следующего числа.2. Очередное число больше наименьшего цз сравценных чисел, цо меньше цли,равцо наибольшему числу.В этом случае,в момеят, когда количество импульсов данного числа, подсчитанное в регистре 2, оказалось равным их количеству в наименьшем числе, содержимое обоих регистров 3 и 4 становится одинаковым. В результате на выходе блока сравнеция 7 появляется сигнал, перебрасывающий триггер 20 в едцнгичцое состояние, Появляется сигнал на управляюц(ем входе схемы запрета 6, благодаря чему все остальное импульсы данного числа це поступают в регистр 2. Все последующие импульсы поступают на вход регистра 3, состояние других элементов схемы пря этом це измецяется.После окончания поступления импульсов данного числа на шину сброс подается импульс, который обращает содержимое регистра 3 в нуль, и перебрасывает тгиггер 20 в пулевое состояние, а в регистр 3 переписывает соле рж и мое регистра 1.3. Очередное число больше наибольшего из сравненных чисел..В данном случае в момент, когда количество поступивших в схему:импульсов этого числа станет равным их количеству в наибольшем, записанном в регистре 1, содержимое регистра 3 обращается в нуль. В результате поступление сигналов на вход регистра д прекращается и начинается их суммирование с содержимым, регистров 1 и 4. Перекчючения в схеме, вызываемые импульсом сброса, те же, что,в предыдущем случае.Рассмотрим теперь начало работы компаратора. Исходные состояния его элементов описаны.Импульсы первого из сравниваемых чисел. поданного на вход компаратора, опрокидывают триггер 21 в единичное состояние, и сигнал с его единичного выхода подтверждает очищенное состояние регистра 2, Через линию задержки 25,и схему 6 импульсы первого числа поступают в регистр 2, через сему 5 - в регистры 1 и 4.После окончания поступления импульсов первого числа на шину сброс подается импульс. Переключение элементов компаратора при этом такое же, как при первом из трех рассмотренных случаев. В результате в регистрах 1,и 2 записано первое число, в регистре 4 - иуль.При поступлениями на вход компаратора второго числа могут быть,два случая:1. Второе число меньше первого или равно ему.Работа схемы в этом случае аналогична описанной для первого из рассмотренных трех случаев.2. Второе число больше первого,Раоота схемы аналогична описанной для третьего из рассмотренных ранее случаев. Прелмет изобретения Цифровой компаратор, содержащий лва,регистра, суммирующие входы которых через5 Лве схемы запрета связаны со вхолной шиной,блок сравнения, входы схемнеравнозначность,которого связаны с прямыми выходами одноименных разрядов регистров, а выходы через схему ИЛИ связаны со входом1 О .инвеутора, два блока, переписи, одни из входов схем И которых связаны с прямымивыходами одного регистра, причем другиевходы схем И через линию задержки связаны со входом сброс другого регистра,5 входы установки в единичное состояние которого соелинены с выходами схем И, логические схемы, линии задержки,и триггеры, отличаюисийся тем, что, с целью расширенияфункциональных возможностей устройства, в20 него введены третий и четвертый регистры,выходы которых связаны со .входами блокасравнения, причем выходы третьего регистрасвязаны со входами блока переписи, выходы:которого соединены со входами установки в25 единичное состояние второго, регистра, и че.рез схему ИЛИ - с управляющим вхоломсхемы запрета первого регистра и одним извколов семы И, другой вход которой связап со входной шиной устройства, а выход -30 с вычитающим водом третьего регистра, выходы третьего регистра соединены с выходамивторого блока переписи, входы которого связаны с выходами первого регистра, выход блока сравнения связан со вхолом установки в35 единичное состояние триггера, вход установки в нулевое состояние которого соединен суправляющим входом второго блока переписи, причем инверсный выход триггера черезсему И, связанную с шиной сорос, и схе 40 му ИЛИ, связанную через линию задержкис управляющим входом первого блока перепи.си, соединен со входом сброс третьего ре.гистра и с управляющим входом семы запрета второго регистра, а прямой выход триг 45 гера через схему И, связанную с шинойсброс, соединен со входом сброс четвертого регистра; выходы первого регистра связаны с выходными шинами наибольшего числа, выходы второго регистра - с шинами нап 50 меньшего числа, а четвертого - с шинамимаксимальной разности,38527 О елки оставите Редактор О. Авдеева Техред Т, Курилко Корректор А. Степано Заказ 643ЦНИИП Подписнотров СССР Тип, Харьк. фил. пред. Патент Изд. Юз 644 ударственного по делам и Москва, ЖТираж 647 комитета Совета Ми бретений и открытий Раушская наб., д. 4/5