Устройство для цикловой синхронизации двоичных сообщений
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 318172
Авторы: Байда, Блиотс, Конструкторско, Муравицкий
Текст
ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 31872 Сосэ Соеетскик Соиалистическик Республикависимое от авт. свидетельств МП 1 Н 04 7 Заявлено 30.17.1968 ( 1241783/26 с присоединением заявки Л. -Приоритет -Комитет пс делом эобретении и открытори Сосете МинистреСССР убликоваио 19.Х.1971 ата опубликования оп Ьол УДК 621.397тень Ъс 7.1, 1972 ния ВСЕСО 103 идРАТЕНТИОЦЯЩ. 1:БЛИОТСщ Авторыизобретен Байда и Ю. Н. Муравицкий аявител нструкторско огическое бюро Промавтоматика СТРОЙ СТ ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИ 1ДВОИЧНЫХ СООБЩЕНИЙ Изобретение опнооится к технике связи и может быть использовавно в канала связи с передачей бипарной ияформалин.Извес 1 ныс устройства для циклово свихрэнизации, содержащие сдьигающи регистр, схемы формирования и сравнения эталонной и прнимаемой кодовой посылки и фороирующие сигнал синхронного запуска при полном т-сратном совпадевии этих кодовых посылок, обладают низкой помехоустойчивостью синхровизации,Описываемое усчройство позволяет устранить этот несдостаток за счет того, что в него доподнителыно введены ряд блоков, которые позволяют более точно оиределить мохеит приема пусковой иомбинации. Для этого между схемой оравневия и одеим из входов дешифратора вксиочен счетчик числа несовпадений, сигнал с выхода которого через вентоли подан на регистр памятн, выход которого соединен с другим 1 в:содом дешифратора. При этом сигнал с вьхода дешифратора продан на вход вентиля и последовательно соединеноых счетчика и блока программы.Блэк-схема эписываемого устройства приведена на чертеже.Устройство содержит сдвигающий регистр 1, схему сравнен 1 ия 2, формирователь 8, эталонной пуоковой комбинации, счетчик 4 несовпадений, вентиль 5 переписи, децифратор 6, рсгистр 7 памяти, счетчик 8 длины пус-, оэвой кэмбинации,блок прсграммы 9.Информация, принимаемая из канала, по-,ступает в регистр 1 и оравиивас 1 гся на схеме, сравнеия 2 с эталсцпной, поступающей из фэриирователя 3, Ь,оличество поразрядных весов-падений эталэнной и принимаеиой комбинаций посчитьвается счетчиком 4, содержимое, соторого переписывается через вентиль 5, прцо поступлении импульса с дешифратора б в ре-,гиспр 7 памяти. Счетчик несовпадений перпо-, ди ео и сбрасывается в нулево; сэстояоне.Перед началом работать в регистр 7 памятизаписывается число, соответствующее миниму- му функцин поразрядных несовпадений для, заданного процента искажений пусковых ком- , бонаций. В дешифратэре б проязводится анализ записанной информации в регистре 7 памяти и счетчике 4 и вырабатывается сележти 20 рующий импульс в определенный временной ,момент, если число в репистре 7 босчьше числаподсчитаокных несовпадсний или равно ему.Счетчик длпны пусковой сомбинацни 8 счита-, ет с определенным коэффициентом, раатым 2 З количеству двоичных элементов в комоенации.и формирует:импульс, пэотупаощой в блок програахь 9. После вработси импульса заполнения счетчик 8 сбрасывается, и цикл повтсряетоя, Блок программы 9 вырабатывает, 3 О сигнал синхронного запугса при поступлении./,гУ 1 Составитель П. Хромышев Текред Л. Евдонов Корректор Е, Зимина Редактор А, Корнеев Заказ 6273 Тираж 473 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, )К, Раушская наб д. 45 Загорская типография/п имлульсав с дешифратора, следующих с периодом, ра 1 вным времечи передачи одной пусковой комбинацяи, если передаются подряд т птсковых комбинаций. Устройство для цикловой синхронизации двоичных сообщений, содержащее сдвигающий реписпр, схему оравнения эталонной пусковой ыомбинацви с прини 1 ма омой, формИроьатель эталониой пусковой комбинацви 4дешифратор, отличающееся тем, что, с целью ловышения помехоустойчивости олнхронизации, между схеъюй срааненяя эталонной пусковой комбинацжи с принимаемой 5 и одним из входов сдешифратэра включенсчетчик числа носснвпадевий, аигнал с выхода которого через вен"пили,подаи,на реписто памяти, выход которого ссединен с другим входом дешифратора, причем сигнал с выхода 10 дешифратэра подарен на вход венпиля и последователыно соединенных счетчика и блока программы,
СмотретьЗаявка
1241783
Н. П. Байда, Ю. Н. Муравицкий, Конструкторско технологическое бюро Промавтоматика, БЛИОТС
МПК / Метки
МПК: H04L 7/10
Метки: двоичных, синхронизации, сообщений, цикловой
Опубликовано: 01.01.1971
Код ссылки
<a href="https://patents.su/2-318172-ustrojjstvo-dlya-ciklovojj-sinkhronizacii-dvoichnykh-soobshhenijj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для цикловой синхронизации двоичных сообщений</a>
Предыдущий патент: Устройство для контроля исправности узлов аппаратуры дискретного действия
Следующий патент: Всг. солзнаяпатйтн-тхйии.; шбиблиотека
Случайный патент: Комбинационный сумматор