Формирователь одиночного сигнала

ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВЪ 3 8162 Союэ Советски Социалистически РеспубликЗависимо авт, ствцдетельг тца 1970 ( 1404578/1 аявлецо 17 ПК Н 03)с 19/00 1 03)х 5/00 м заявки Ъ с присосдиттс Комитет оо делам вобретений и открытий ори Совете Министров СССРоритет -бликовацо 9.Х.1971. Бюллетень М 31 081.3.055 088,8) тття 27.1.1 С)72 ага опублцковашгя опис Авторыизобретени виков и Л. И. Тильма 3 аявителт ФОРМИРОВАТЕЛЬ ЧНОГО СИГНАЛ М. Голованевский, С. А. Коган Предлагаемое устройство может бытьприменено в различных схемах автамапивои ивычислительной техники, в часпности в схемах управлетеия устаРтавкасми цапрерывноготранспорта,Известны форхсировнала, поспроеиные цаэлементах,Известный формираватель, построенньтйна четырех феррит-граетзтвсторцых модулях, 1цс обеспечивает формированРтя только одноговыходного, импульса при нескольтеих за одинтактовый цикл входных импульсах, Крометого, форънирователь сложен, выходной сигналего снимается со схемы запрета, которая отличается патвижеотнотт цагрузоспособностью.Целью изобретения являепся фармировацие одиночного импульса по окончании сориивходиых импульсов (входные импульсы могут подаваться по одному цли по несколько 2за один тактовый цикл), а также упрощецисустройства и увелРчечсис его нагрузоспоссбцоспи,Предложенный формираватель отличаетсятем, что выход схемы отрицания соединен со 2считывающим входам элемента памяти, а навход записи и вход гашения схемы отрицания поданы вхадные сигналы,5 атсли одиночного сигфар р и т-тр акт з Рсстор ных иг. 1 приведена функциональная схе- .,о ма предложенного формиравателя; на фцг. 2 - то же, ва,р,иант.Устройство состоит из схемы отрицания (НЕ), выполненной на элементах Я 1 и Я 2, ц элемента памяти Я, (1, О, Г и Э - соотвегствецно запРвсываюцтий, считывающий, гасящий входы и эмиттерный выход элементсв). На считывающий вход схемы стрицация подан сигнал первого такта т а ца запоссьсвающцй вход - сцпнал второго такта /. Выход схемы отрицавия соединен со считывающим входом элемента памяти Яа, с выхода а которого сцимается выходной импульс. Входные сигналы по шине /т пода 1 огся на вход гаше,ния схемы отрицасоия и запоесывающий вход элемеснта памяти Яа. При принятом порядке тактовых цмпульсав и наличии и различных тактовых итпульсов в одном цикле входные сигналы могут подаваться во время одного, нсскольюих или Всех тактов до л-Го Включо. тельно нли во время, не ссепадающее с тактовыми РРмпульсахсРт, ио позже такта / и до цаступления такта /,.До прихода входных сиптпалов схема отрицания подготавливается тактовым импульсом /2 и срабатывает под воздейспвием импульсапри этом она считывает ттеподготавлсР 1- ный элемент Я,. Первый импульс из серии входных ияпульсов подготовит элемент Яв, но погасит схему отрицания, заблокировав ее318162 П редмет изобретения Составитель Л. Скобелева Текред Л. Евдоиов Корректор И. Шматова Редактор Л. Утехина Заказ 6273 Тираж 473 11 одписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раунккая иаб., д. 4/5 Загорская типография рабогу. Последующие импульсы будут новторно подготавливать элемент памяти и гасить схему отрицания.Таким образом, пока на вход схемы будут подаваться сигналы 1 хотя бы по одному за тактовый цикл), схема отрицаиия будет блокирована и считьввание элемента Яз не производится, По окончанли серии входных импульсов схема отрицания подготовится тактовым сигнальном 12 и сработает под воздействием сигнала 1 прои этом сна считает элемент Я, иа входе а которого появится одиночный импульс.Таиим образом, независимо от количества входных нмпулысэв, прихс 1 дящихся на один тактовый цикл, успройство сформулирует только один выходной сигнал, оз 1 ачающий око 1 чание серии входных импульсов,Фо 1 рмирователь, п;рлведенный на фланг, 2,позволяет осущеспвлять фрмирование начального импульса из серии импульсев.5 Формирователь одиночното сигвала, содерхкащий схему отрицания и элемент памяти,1 О выполненные на феррит-транзвстэриых ячейках, отличающийся тем, что, с целью упрощепия схемы и расширения ее фуищионалыных,возмождостей, шина входных сигналов соедине 1 а с обмоткой гашовия схемы отрицалия и15 обмоткой запиен элемента памяти, а выходсхемы отрицания подключен к считыва 1 ощейобмотке элемента паьмячи,