Разрядный блок оперативного запоминающегоустройства

О П И С А Н И Е 314231ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республикисимое от авт, свидетельства ч" 9.Л.1968 (Юо 1262647/18-24) МПх 6 11 с 7/О явл инением заявки хе -прис омитет по дела риоритет -публиковано 07.1 Х.1971. Б)оллетень М 27 ата опубликования описания 27.Х 11.1971 изобретений и открыт ДК 681.327.025при Совете Министре СССРАвторизобретения 1 ., в- , р ГВ. Е. Хавкин явитель А НЪЙ БЛОК ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА зображена блок-схема запойства.ок содср,кцт схему форми ов Т вход 1Изобретение относится к области вычислительной техники.Из)вестна схема разрядного блока операти)вного запоминающего устройства, содержащая схему формирова)ния команд записи, потенциально-импульсные ячейки НЕ - И, базы которых соединены с поте)нц)иальными входами блока, формирователи импульсов разрядного тока с трансформаторным входом.Однако для таких схем характерны значительная ,величина заде)ржки сипцала в цепи реге)нсрации, большая потребляемая мощность ц большое кол)иче)ство элементов.Оп)исываемое у)стройс 7)во отличается от известного тем, что )в него дополн)ительно введены транзисторы, коллекторные цепи которых соединены )с концом общей первич)цой ООмотки тра )сформатора, а база каждого транзистора соединена с выходом соответству)ощей импульсно - потенциальной ячейки НЕ - И, коллекторная цепь каждой из которых подсоед)идена к соответствующему .выходу схемы формирова)пия команд записи.Это позволяет увеличить быс 77 родействие устройства,и уменьшить потребляемую мощность.На чертеже иминающего устроРазряда.)й бл рования команд записи, на выходы которой подключены эмцттерные повторители на транзисторах Т, - Т отенццальнотмпульсные ячейки НЕ - 15 ца транзисторах 5 Т 5 - Т)2, транзисторы Т)3 Тво формирователи)импульсов разрядного тока на транзисторах Т 21, Т 22.Устр 1)ство работает )следующим образом.Схема формирования импульсов команд рас шифровывает признаки запись - регенерация, старш,це - младшис адреса и в зависимости от ццх формирует импульсы команд управления, причем импульс команды может появиться только ца выходе одного нз трац зцсторов Т) - Тч.Далее импульс команды подается ца коллекторные шины соответствующих потенциально-импульсных ячеек НЕ - И (5 - Т)2) для одного разряда. На вход транзисторов 20 Т, - Та подаются потецциалы от арифметического устройства. К )транзисторам Те - Тприкладываются потенциалы от триггеров рсгцстра числа.Импульсы с коллекторов транзисторов Т 25 Т-Т)о, Т)1 подаются соответ)ственцо на входы7)ра)цзцсторо)в Т,т - Т 2 о запускаемого каскада формро)вателя, собранного ца транзисторе Т 22Импульсы с коллекторов транзистор 30 Те, Тъ Т)2 подаются соотвстствс)тно сца ы3142 о 1 4 омаюда лыисг Составитель М. Зимина дактор М. А никеева Текред Т. Курилко Корректоры 3, Тарасова и Т, МироноваЗаказ 5587 Изд.1235 Тираж 473 Подписное ЦНИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССР Москва, )К.35, Раушская паб., д. 4/5 3горская типограф грйнзисторОВ 7 13 - Т 1 б каскада, запускя 1 ощегоформ 1 ирователь на транзисторе Т 21 В зависимоспи от потенциалов, проданных на входы тРЯ 1 нзистоРов Тб - Т 12, и импУльсов, поступающих с транзисторов Т 1 - Т 4, один из двух тра 1 нзисторов (для каждого разряда), на коллекторы которых подана команда, оказывается закрытым, что ведет к открыва 111 ию одного из четырех транзисторов среди Т 13 Т 1 б 1 Или Т 17 - Тгв. Протекающий по коллектор 1 ной цепи через первичную обмотку трансформатора ток открывает транз 1 истор Тг, или Тгг, формирую 1 ций,импульс тока, разрядной записи той или другой полярности. Предмет изобрете 1 нияРазрядный блок операч 1 ивного запоминаю.щего устройст 1 ва, содержащий схему форм 1 ирования команд зап 1 иси, потенциальноимпульс 1 ные ячей 1 ки НЕ - И, базы которых соединены с потенциальным 1 и входами блока, формирователи импульсов разрядного тока с трансфо 1 рма 1 торным входом, отличающийся тем, что, с целью повышения быстродействия 10 и уменьшен 1 ия потребляемой мощности, дополвительно возведены пра 1 нзисторы, коллекторныс цепи которых соединены с концом общей первич 1 ной обмотки трансформатора, а база каждого транзистора соеди 1 нена с выходом соот встствующей импульснопотенциальной ячейки НЕ - И, к 4 зллекторная цепь каждой из которых подсоединена к соответствующему выходу схемы формирова 1 ния команд записи.