Пёрёсчётноё устройство

0 523 Союа Советских Социалистических РеснтблииЗОБРЕТЕН ИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельств Заявлено 9.1 Х.1969 (Ле 1361597/18-24)с присоединением заявки М МПК Н 031 с 21/ риорите Комитет оо делам аобретений и открытийДа бли Авторыизобретения Н. Иванов Котк афоненков вител т 1 ЕРЕСЧЕТНОЕ УСТРОЙСТВО ойство моке и вычисх систем с та решение вляется нес последуюсчет- ячеоки 4 з ло- элероиства, со, выходы коотающей по т. е, дающей поступлении Недостатком такого устройства является то, что при наличии случайных импульсов помех, сдвинутых по времени друг относительно друга и вызывающих поочередный сбой всех пересчетных схем, сигнал на выходе устройства будет отсутствовать.С целью исправления ошибок, возникающих в результате сбоев любой пересчетной схемы предлагаемое пересчетное устройство содержит блоки обнаружения сбоев, каждой пересчетной схемы и генератор импульсов, соединенный входами трех элементов И, вторые входы которых подключены к выходам соответствующих блоков обнаружения сбоев, а выходы элементов И через элементы Предлагаемое пересчетное уст жет быть использовано в автомат лительной технике.Известно, что для ответственн целью получения верного результ одной и той же задачи осущест сколькими пересчетными схемами щим сравнением результатов.В частности, используются уст стоящие из трех пересчетных схем торых соединены со схемой, раб принципу кворума два из трех, выходной сигнал только при двух или трех входных сигналов. ИЛИ соединены со входами соответствующих пересчетных схем.На чертеже показана схема предлагаемого пересчетного устройства.Пересчетное устройство содержит пере ные схемы 1, состоящие из и триггерных ек 2, схему кворума два из трек 3, бл для обнаружения ошибки, состоящие и гических элементов И 5 и логических ментов ИЛИ б, логические элементы И 7, логические элементы ИЛИ 8 и генератор тактовых импульсов 9. Парафазные сигналы, снимаемые с выходов 15 триггерных ячеек 2 каждой пересчетной схемы 1, обозначены как а и а, в и в, с и с, Каждая пара элементов 5 анализирует состояния одноименных триггерных ячеек 2 трех пере- счетных схем 1 и, в случае, если состояния 20 триггерных ячеек какой-либо пересчетной схемы отличаются от состояний тех же триггерных ячеек двух других пересчетных схем, то на одном или нескольких выходах элементов 5 появятся сигналы А, В илп С, посгупаюгцп 25 на элемент ИЛИ б.Если сигналы на выходе каждого блока 4для обнаружения ошибки обозначить через У У 2, Уз, то общий алгоритм работы блоков для обнаружения ошибки каждой из трех пеЗо ресчетных схем можно записать в виде:Предмет изобретения Таким образом, если в какой-либо из пе ресчетных схем произошел сбой, то на выходе соответствующего блока 4 обнаружения ошибки появится сигнал рассогласования У. Этот сигнал, поступив на элемент И 7, разрешит прохождение тактовых импульсов. Так товые импульсы с выхода элемента И 7 через элемент ИЛИ 8 будут поступать на вход пересчетной схемы до те хпор, пока не исчезнет сигнал рассогласования У, т, е, до тех пор, пока не будет исправлена ошибка, 20 вызванная сбоем соответствующей пересчетной схемы. Составитель В, Е. Валюженич Текред Л, В, Куклина Корректор Е. Н. Миронова Редактор В, Новоселова Заказ 2241/16 Изд.877 Тираж 473 ПодписноеЦИИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССР Москва, )К.35, Раушская наб., д. 45 Типография, пр, Сапунова, 2 У,=А, У, = В, где А, =а 1 в 1 с 1Аа = а,в,с, Ат, - апвпспАт = апВпСп+ Аа + .Ат 1 + Ат + Вз + .Вт+ Вт + С 2 + Ст - 1+ Ст,В=а 1 в,с 1 С, =а 1 вс В,=а,в,с, С,=а,в,с, Вт - 1 = йпвпсп Ст - 1 = апвпсп Вт = йпвпеп Ст = йпВпсп Время, необходимое на исправление ошибки, будет тем меньше, чем будет больше частота тактовых импульсов относительно частоты счетных импульсов. Пер есчетное устройство, содержащее три пересчетные схемы на триггерах, схему кворума два из трех, входы которой подключены к выходам пересчетных схем, и логические элементы И, ИЛИ, отличающееся тем, что, с целью исправления ошибок, возникающих в результате сбоев любой пересчетной схемы и генератор импульсов, соединенный с первыми входами трех элементов И, вторые входы которых подключены к выходам соответствующих блоков обнаружения сбоев, а выхода элементов И через элементы ИЛИ соединены со входами соответствующих пересчетных схем.