Запоминающий элел1ент

Номер патента: 277856

Опубликовано: 01.01.1970

Автор: Карахан

МПК: G11C 11/40

Метки: запоминающий, моп-транзисторах, элемент

...транзистора 4 и стоковой области транзистора 2. Запоминающий эле мент имеет вход 9 для подачи восстанавливающего сигнала. Описываемый элемент не требует постоянного источника питания,Открытое состояние одного из транзисторов 1 или 2 и закрытое состояние другого поддерживаются за счет наличия или отсутствия заряда на паразитных конденсаторах 7 и 8 благодаря подаче на вход 9 восстанавливающих сигналов медленно нарастающего и медленно спадающего напряжения (цепи записи информации в запоминающий элемент и цепи считывания на чертеже не показаны).Предположим, что транзистор 1 открыт, а транзистор 2 закрыт. Такое состояние запоминающего элемента может сохраняться, если паразитный конденсатор 7 заряжен, а паразитный конденсатор 8 разряжен. Если...

Номер патента: 455488

Опубликовано: 30.12.1974

Авторы: Жеребцова, Мансуров, Ободзинский, Поликанов, Талибов

МПК: H03K 17/60

Метки: ключевой, моп-транзисторах, элемент

...рацзцстора 1 подключен к стоку транзистора 2, ца затвор которого также псдаются сигналы управления. 11 сток транзистора 2 соединен с шиной выходных сипи455488 оставитель Е. КовалевРслак)ор Е. Караулова скосл Т, Курилко Корректор О. Тюрин Е пгниг Ззкз 127Тирзж 8 ЦИИ 1 и ло)в схемы. Транзисторы 3 и 4 образуют схему индикации, которая подключает напряжение питания индикации +Е; - Е а на выход коммутатора )в за)висио)ст)и от того, какой знак у пе)рена)пряже)ния на )входе ключа. На затворы транзисторов 3 и 4 подается напряжение, В обычном режиме оба транзистора индикации закрыты. К стоку транзистора 1 подключен истоком транзистор 5, на затвор которого подается постоянно уровень - ЕНа стоке транзистора тот же потенциал, что и ца затворе...

Номер патента: 1262721

Опубликовано: 07.10.1986

Авторы: Березенко, Ильин, Калинин, Корягин

МПК: H03K 19/094

Метки: кмдп-транзисторах, логический, элемент

...транзисторов 3,5 и 9 подключены к второй входной шине 14 На входную шину 13 поступает логическая переменная " , на шину 14 - логическаяпеременная В, в узле 15 реализуетсяинверсия логической переменной А-А,в узле 16 - инверсия логической переменной В-ВЛогический элемент НЕРАВНОЗНАЧНОСТЬ (фиг.1) работает в соответствии с таблицей истинности (фиг.З),В таблице истинности низкому и высокому уровням сигналов соответствуют.логические "О" и "1" обозначения Йи 3 соответствуют состояниям транзисторов, когда они проводят ( П ) икогда закрыты (3). Во второй строкетаблицы истинности приведены подчиненные номера транзисторов, соответствующие фиг,1,При А = О и В = О уровень логического О на выходе Р устанавливается через проводящие транзисторы 7 и...

Номер патента: 1406778

Опубликовано: 30.06.1988

Авторы: Братов, Кравченко, Сапельников, Старосельский, Суэтинов, Хлыбов

МПК: H03K 19/094

Метки: логический, полевых, транзисторах, элемент

...существенно меньше и ток стока заметно зависит от напряжения исток50 сток. В этом случае стабилизацию напряжения переключения логического элемента следует осуществлять с использованием дополнительного цагрузочцого блока и дополнительного цагрузочцого55 транзистора, как это показано в схеме логического элемента ца фи 5..1 огический элемент состоит из ицвертирующего 1 и нагру очного 2 транзисторов, нагруэочного блока 3 с выводами 4-6, дополнительного нагруэочного транзистора 9 и дополнительногонагрузочного блока 11 с выводами 11-13. Все транзисторы выполнены с одинаковыми пороговыми напряжениями, анагрузочные блоки аналогичны описанным.В данном варианте логического элемента принцип стабилизации напряженияпереключения сохранения и...

Номер патента: 335720

Опубликовано: 01.01.1972

Автор: Горбань

МПК: G11C 11/40

Метки: запоминающий, моп-транзисторах, элемент

...чается к откр ток, являющ другой разря который нам 8,4 адподклюсоответподклюляетсяния. Впомехи,тывания апоминающий эле чертеже пока сторы 1, 2; рядную шинулей б и транз ,4, ра шину Изобретение относится к области вычислительной техники.Известен запоминающий элем МОП- транзисторах, содержащий триг двух активных и двух нагрузочных торов, 5 адресные транзисторы, разршины единиц и нулей, адресные шину восстанавливающих импульсов.Недостатком известного запоминающего элемента является сложенная схема и относи тельно большая площадь, занимаемая на подложке,Предлагаемый запоминающий элемент (ЗУ) отличается тем, что сток одного нагрузочного транзистора соединен с разрядной шиной 15 единиц, сток другого - с разрядной шиной нулей, а их затворы...