Универсальный логический элемент

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советоииз Социалистически РеспубликЗависимое от авт. свидетельства21 аг, 36/18 Заявлено 31.И 3.1968 ( 1262347/18-24 аявкприсоединенпем МПК Н 033 сУДК 681.325.65(088,Комитет по аслам изобретений и открытий при Совете Министров СССРите Опубликовано 04,Х.1969, БюллетеньДата опубликования описания 27.111.197 Авторызобретения ишин щев Заявитель 1 нститут математики Сибирского отделения АН СССР НИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ Предложенный универсальный логический элемент относится к области автоматики и вычислительной техники. На его основе могут быть построены вычислительные среды и запоминающие устройства, 5Известны универсальные логические элементы, содержащие логические схемы и запоминающие элементы. Однако в известных схемах невозможно проводить настройку части вычислительной среды без разрушения на строечной,информации в другой ее части.Предложенный универсальный логический элемент, содержащий два многоэмитгерпых транзистора и:выходной транзистор р - гг - -рпроводимости, многоэмиттерный транзистор 15 гг - р - гг-проводимости и запоминающий элемент, выполненный,на диоде с 5-образной характеристикой, отличается тем, что коллекторы двух многоэмиттерных транзисторов противоположного типа, проводимости объедине ны и соединены с запоминающим элементом и одним из эммиттеров третьего многоэмиттерного транзитора, другие эммитеры которого подключены к логическим входам элемента, а эмиттеры первых двух многоэмиттерных 25 транзисторов подсоединены ко входам установки в нуль и единицу, база многоэмиттерного транзистора гг - р - гг-проводимости через резистор подключена к шине отдельного источника питания. 30 Это позволяет расширить логические возможности элемента.Схема предложенного элемента приведена на чертеже.Он состоит из многоэмиттерных транзисторов 1 и 2, выходного транзистора 8, транзистора 4 гг - р - и-проводимости и запоминающегоэлемента 5.По,входам 6 и 7 подаются сигналы, под действием которых запоминающий элемент 5 переключается в 0, т. е, из состояния низкой прсводимости в состояние высокой проводимости, по входам 8 и 9 - сигналы, под действием которых запоминающий элемент переключается в 1, т. е. пз состояния высо;ой проводпмос 1 и в состояние низкой проводимости, по входам 10 и 11 - спгпалы логических переменных. Выход элеменга - 12. Питание элемента осуществляется по входам 13 - 15,В качестве запоминающего элемента 5 может быть использован прибор со структурой р - гг - р - гг либо двухполюсный прибор со структурой металл-диэлектрик-металл, принцип работы которого основан на электродиффузии ионов одного из металлов в диэлектрик.При подаче сигналов на ооа эмиттера транзистора 1 потенциал на элементе 5 увеличивается, и он переключается в проводящее состояние, а при подаче сигналов на оба эмиттера транзистора 4 потенциал на элементе 5Заказ 582,2 Тираж 480 Подписное ЦНИИПИ Комитета по делам изобрегспий и открытий при Совете Министров СССР Москва Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2 становится отрицательным, и он переключается в непроводящее состояние.Если элемент 5 находится в проводящем состоянии, то запрещается прохождение сигналов, поступающих на эмиттеры транзистора 2, на выход, т, е. транзистор 3 в этом случае не управляется со стороны входов, На выходе элемента имеем у = 1 = сопз 1. Если элемент 5 находится в непроводящем состоянии, то на коллекторе транзистора 3 (па выходе элемента) имеем у=х,х 2, где х, и л, -- переменные, поступающие на эмпттеры транзистора 2,На базе предложенного элемента могут быпгь построены,все схемы следующих цифровых устройств: регистр параллельного действия и регистр сдвига, запоминающие устройства с координатной выборкой ячеек (с координатным способом записи и считывания информации), различные логические схемы, двоичный счетчик, а также различные схемы элементов вычислительной среды, в том числе и элементы с переменной структурой настройки. Предмет изобретенияУниверсальный логический элемент, содержащий два многоэмиттерных транзистор а и выходной тр анзистор р - а - р-проводимости, многоэмиттерный транзистор )г - р - п-проводимости и запоминающий элемент, выполненный на диоде с Я-образной характеристикой, отличающийся тем, что, с целью расширения логических возможностей, коллекторы двух многоэлриттерных транзисторов противоположного типа проводимости объединены и соединены с запсминающим элементом и одним из эмиттеров третьего многоэмиттерного транзистора, другие эмиттеры которого подключены к логическим входам элемента, а эмиттеры первых двух многоэмиттерных транзисторов 20 подсоединены ко входам установки в нуль иединицу, база многоэмп 1 терного транзистора и - р - и-проводимости через резистор подключена к шине отдельного источника питания.