Запоминающее устройствоin плт1: ; т1: о. ” 1т. хннчк;: ая библиотека

Номер патента: 1746332

Опубликовано: 07.07.1992

Авторы: Подъячев, Сви, Смекалов

МПК: G01R 31/02

Метки: замыкания, короткого, силового, сопротивления, трансформатора

...нулевой разности напряжений между измерительными выводами, а в режиме нагрузки измеряют напряжение между указанными выводами, ток нагрузки и частоту сети. Сопротивление короткого замыкания рассчитывается по этим данным.На фиг. 1 представлено устройство, реализующее предложенный способ.Измерительная схема 1 с вольтметром 2 и с сопротивлениями 3 и 4 подключена к измерительным выводам высоковольтных вводов 5 первичной и вторичной обмоток трансформатора 6, который выключателями 7 и 8 присоединяется к соответствующим шинам распределительного устройства 9 и 10.Устройство работает следующим образом.Включается выключатель 7 и изменением параметров сопротивлений 3 и 4 производится выравнивание напряжений до получения нулевых показателей...

Номер патента: 1695484

Опубликовано: 30.11.1991

Авторы: Иванов, Котлюба, Мещеряков, Теличко

МПК: H02P 7/74

Метки: асинхронный, вентильный, каскад

...оптопар 13 - 15, управляющего фототиристором, подключенным к данной фазе,подключены анодыдвух диодов 22 и 23, катод одного 22 изкоторых подключен к началу вторичной обмотки управляющего трансформатора данной фазы, катод другого 23 - к концу обмотки предыдущей фазы, то управляющие световые импульсы поступают на соответствующий фототиристор с опережающим углом относительно точекК,Е на сетевом напряжении, равным 120 эл, градфиг,Зв), причем ширина управляющего импульса равна 120 эл, град, Ограничиваю 16954845 10 20 25 30 35 40 45 50 подачи управляющего импульса на фототиристор, но и от возникновения условий переключения фототиристоров, которые (при неизменном напряжении сети) зависят от величины напряжения на входе инвертора 3,...

Номер патента: 1282136

Опубликовано: 07.01.1987

Автор: Эрдман

МПК: G06F 11/10

Метки: модулю, п-разрядного, свертки, три, числа

...первогои второго слагаемых четырехразрядного сумматора 1 в произвольном порядке, Четные разряды контролируемого числа соединяются произвольно свходами четных разрядов первого ивторого слагаемых четырехразрядногосумматора 1. На четырехразрядном сумматоре 1 и первом двухразрядном сумматоре 2 происходит двухступенчатоесуммирование разрядов контролируемого числа с учетом их веса, Четныеразряды суммируются с весовым коэф.фициентом "2", а нечетные - с весовым коэффициентом "1".При разрядности контролируемогочисла, меньшей 9, свободные входыслагаемых и переноса четырехразрядного сумматора 1 соединяются с шиной нулевого потенциала.Свертка по модулю три контролируемого числа снимается с выхода результата второго двухразрядного сумматора...

Номер патента: 1310824

Опубликовано: 15.05.1987

Авторы: Безель, Гребенников, Сигалов, Сукесов

МПК: G06F 11/10

Метки: два, кода, контрольного, модулю, формирования

...2 и 3 приоритета в коды следующим образом. Если присутствует единица на первом выходе блока 2 приоритета, то на выходе шифратора 4 будет код 1, если на вто ром - код 2, на третьем - код 3 и т.д., на и-м выходе - код п.Узел сравнения сравнивает значения кодов на выходах шифраторов 4 и 5. Величина задержки элемента 7 должна быть больше времени, необходимого на получение кода на выходах шифраторов 4 и 5. Если код на выходе шифратора 4 меньше или равенкоду на выходе шифратора 5, т.е. первый значащий разряд контролируемого кода расположен ближе к левому концу регистра, то на выходе элемента ИЛИ 9 появляется потенциал, который обеспечивает передачу информации с регистра 1 на регистр 11 сдвига беэ каких-либо изменений. Если код на выходе...

Номер патента: 1084798

Опубликовано: 07.04.1984

Автор: Кабанов

МПК: G06F 11/08

Метки: вычисления, модулю, остатка, числа

...потенциала, выход суммы нулевого разряда каждого р-го двоичного сумматора (1р1 - 1) соединен с вторыми входами второго слагаемого р - х разрядов всех двоичных сумматоров, выход суммы каждого 9 -го разряда последнего двоичного сумматора (1 с б 6 1 - 1) соединен с вторыми входами второго слагаемого ( 1 п + 5 - 1)-х разрядов всех двоичных сумматоров выходы суммы ( й - Р )-х разрядов последнего двоичного сумматора (Ое - 1) являются выходом устройства.За счет входной логики в цепи второго слагаемого сумматоры реализуют функцию двоичного вычитания, где вычитаемое управляется значением соответствующего разряда кода основания. Реализация этой функции и организация связей мекду входами и выходами сумматоров обеспечивает алгоритм...