Программное устройство

242489 Союз Соеетских Социзлистических РеспубликЗависимое от авт. свидетельстваКл 42 птз, 1/00 21 ат 36/22 Заявлено 091968 ( 1208879/18-24)с присоединением заявкиМ.ПК 6 06 Н 031 с ДК 681,326.33 (088.8) Комитет по делом изобретений и открыти при Сосете Министров СССРиоритет Опубликовано 25.Ч,1969, БюллетеньДата опубликования описания 5.1 Х.1969 Авторизобрсте;. Тимошенк аявител ОГРАММНОЕ УСТРОЙСТВО т к 20 тИзвестны программные устройства, содержащие регистр и логические схемы.Предложенное устройство отличается от известных тем, что в нем первый вход схемы несовпадение соединен с выходом и-го разряда регистра сдвига, второй вход схемы несовпадение соединен с выходом блока задержки, входы блока задержки соединены с выходами дешифратора, с выходами блока датчиков и с выходом Й-го разряда регистра сдвига.Это позволяет упростить устройство.На чертеже представлена функциональная схема описываемого устройства, содержащая и-разрядный регистр 1 сдвига, выполненный на ячейках 2, - 2, шину 3 запуска, схему несовпадение 4, блок 5 задержки, блок 6 датчиков, дешифратор 7, выходные шины 8, шины 9 для выдачи команд, выполняемых в зависимости от состояния блока датчиков.Число элементов и в регистре сдвига выбирается в зависимости от заданного программой процесса суммарного времени всех операций и частоты питающей сети , . Номер промежуточного элемента регистра, подключенного ко входу схемы несовпадение через блок задержки, выбирается в зависимости от числа элементов и,Собственные состояния регистра сдвига, соответствующие началу (концу) отдельных технологических операций, кодируются в дешифраторе в зависимости от числа элементов и иномера промежуточного элемента, соединенного со схемой несовпадение,5 Запуск программного устройства осуществляется подачей единичного сигнала на входную ячейку 2, регистра сдвига. Этот сигналсдвигается каждым тактом питающего напряжения на один элемент вправо. При этом,О в случае несовпадения сигналов на последнеми-ом и заданном промежуточном элементахрегистра сдвига (т. е. при наличии сигнала наодном из них и одновременном отсутствии надругом) схема несовпадение подает допол 5 нительный сигнал на входную ячейку 2 регистра сдвига.При правильном выборе номера промежуочного элемента регистр сдвига обегает масимальное число собственных состояний, коорое в пределе равно, У=2", где и - числоэлементов регистра сдвига, при числе состояний каждого из элементов, равном 2 (т, е. наличие или отсутствие сигнала на его выходе).Дешифратор опознает состояния регистра5 сдвига, соответствующие моментам начала иконца операций, выполняемых по времени.В случае получения команды с шины 9 (начало операции, выполняемой по параметру)она поступает на вход блока задержки, в коО тором запоминается, например, с помощь:о242489 Составитель А. Ходыреведактор Б, С. Нанкина Техред Л. К. Малова Корректор Т. П. Лаврухина Тираж 480 Подписноетений и открытий при Совете Министров СССР Центр, пр. Серова, д. 4 акаа 2141 у 2 НИИПИ Комитета по дслам изо МоскваТипография, пр. Сапунова, 2 элемента память, Эта команда разрывает связь между промежуточным элементом регистра и входом схемы несовпадение. При этом регистр сдвига с помощью схемы несовпадение, подключенной только одним своим входом к последней ячейке регистра, замыкается в кольцо, Состояние регистра, которое было в момент получения команды с шины 9, продвигается по этому кольцу.Контроль за выполнением операций, выполняемых по параметрам, осуществляет блок датчиков. После выполнения операции блок даико подае спал ее ооная на блог, задержки, подготавливая регистр к дальнейшему отсчету операционного времени.Пуск регистра в нормальную работу осуществляется с очередным приходом команды на блок задержки при одновременном наличии сигнала с блока датчиков о выполнении данной параметрической операции. С этого момента регистр сдвига продолжает отсчет времени путем обегания собственных состоянии, получая сигналы от схемы несовпадение, 5 следящей за состоянием подключенных к нейэлементов регистра. Предмет изобретенияПрограммное устройство, содержащее блок 10 датчиков, п-разрядный регистр сдвига, дешифратор, схему несовпадение и блок задержки, отличающееся тем, что, с целью упрощения устройства, первый вход схемы несовпадение соединен с выходом и-го разряда регистра 15 сдвига, второй вход схемы несовпаденпе соединен с выходом блока задержки, входы блока задержки соединены с выходами дешифратора, с выходами блока датчиков и с выходом Й-го разряда регистра сдвига.