Цифровой интегратор

219911 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республикриоритет Номитет па делам изобретений и открыти при Совете Министров СССРОпубликовано 14.Ъ 1.196 Бюллетень Мо 19 Дата опубликования описания 2.1 Х.19 Авторыизобретения Л, Гуревич син явител ИФРОВОЙ ИНТЕГРАТО- "-х Заявлено 09.Х 1.19 1Известны цифровые интеграторы, содержащие регистры подынтегральной функции, преобразователи кода функции и число-импульсный накопительный счетчик.Предлагаемое устройство отличается от известных тем, что оно содержит триггер, счетный вход которого подключен к выходу разрядов счетчика преобразователя кода подынтегральной функции в число-импульсный код, единичный выход триггера подсоединен ко входу вентиля переноса, выход которого соединен со входом число-импульсного накопительного счетчика, а также к шине переноса дополнительного кода из регистра подынтегральной функции в преобразователь, нулевой выход триггера соединен с шиной переноса прямого кода из регистра в преобразователь.Это позволяет упростить интегратор при кодировании подынтегральной функции т-ричными невзвешенными кодами.На фиг. 1 показана блок-схема двух соседних разрядов интегратора для интегрирования функций, представленных в т-ричной системе счисления, каждый разряд которых кодирован двоичными кодами (в том числе и невзвешенными, например двоично-десятичными циклическими); на фиг. 2 - график тактов.Интегратор состоит из регистра 1 подынтегральной функции, преобразователя кода подынтегральной функции в число-импульсный на управляемом счетчике 2 со вспомогательным триггером 3, вентилем 4 и накопительного счетчика 5 интеграла со схемами задержки б, предназначенными для устране ния временного наложения импульсов. Каждая разрядная ячейка регистра 1 связана с соответствующей ячейкой счетчика 2. Последний устанавливается в положение, соответствующее прямому или дополнительному коду 10 подынтегральной функции при импульсе опроса регистра 1, поступающем с триггера 3. Выход счетчика 2 соединен со счетным входом триггера 3, нулевая выходная шина которого соединена с регистром 1. При переходе триг гера из положения 1, в положение О происходит опрос регистра и передача прямого кода его содержимого в счетчик 2. Единичная гыходная шина триггера 3 соединена с ячейкой регистра 1 так, что при переходе тригге ра 3 из положения О в положение 1 вводится в счетчик 2 дополнительный код, запасенный в регистре значения подынтегральной функции. Кроме того, единичный выход триггера соединен с управляющим входом венти ля 4: если триггер в положении 1 вентильоткрыт. Импульсные входы разрядных вентилей 4 вместе со входами ячеек счетчика 2 подключены к шине 7 тактовых импульсов.Выходы вентилей соединены со входами раз рядных ячеек счетчика б интеграла (при ин219911 иг. 2 фиг Составитель А. В. Ишлейкодактор Л. А. Утехина Техред Т, П, Курилко Корректор Л. В, Наделяева Подписное инистров СССРТираж 530 по дслах 1 изобретений и открытий при Совете Москва, Центр, пр, Серова, д. 4Заказ 2381 1 НИИПИ пт Типография, пр. Сапунова, 2 тегрировании знакопеременных функций последний выполняется реверсивным).Перед началом интегрирования производигся сброс,"а затем по шине 8 подается пусковой импульс, опрашивающий ячейки регистра 1, вводится прямой код функции в счетчик 2. Поступающие с шины 7 тактовые импульсы фиксируются счетчиком 2, но так как вентили 4 заперты, триггеры 3 находятся в положении 0, то на счетчик интеграла тактовые импульсы не проходят (вспомогательный такт Л 1 т на фиг. 2). Через число импульсов, равное дополнению введенного в счетчик 2 значения у, функции в А-ом разряде, соответствующая ячейка счетчика 2 переполняется и опрокидывает связанный с ней триггер 3 в положение 1. Вспомогательный такт, длившийся в течение Л 1 т = (т - у; )г, заканчивается.При переходе триггера 3 в положение 1 происходит опрос связанной с ним ячейки ре. гистра 1, и в управляемый счетчик вводится дополнительный код подынтегральной функции. При этом вентиль 4 отпирается и начинается рабочий такт (Ма на фиг. 2). Теперь до очередного переполнения счетчика 2 и связанного с ним возврата триггера 3 в положение 0 импульсы тактовой частоты пропускаются вентилем 4 на вход соответствующей ячейки счетчика б интеграла. К концу рабочего такта (Л 4 = у, г) в счетчик передается д импульсов.Таким образом, в счетчик 5 интеграла за2 шаг интегрирования М = тт передается число импульсов, соответствующее значению уи,1 в некоторой средней точке а (см. фиг. 2), принадлежащей интервалу Ы. Это, как видно из 5 фиг, 2, частично компенсирует погрешностьтак же как при интегрировании по методу средних прямоугольников.Фиксируемая интегратором площадь ЫаЯ,ближе к истинному значению площади под 10 кривой бсаео, чем площадь бейб, фиксируемая устройством, выполненным аналогично двоичному умножителю. Предмет изобретения 15 Цифровой интегратор, содержащий регистрподынтегральной функции, преобразователь кода функции и число-импульсный накопительный счетчик, отличающийся тем, что, с целью упрощения интегратора при кодирова нии т-ричными невзвешенными кодами, он содержит триггер, счетный вход которого подключен к выходу разрядов счетчика преобразователя кода подынтегральной функции в число-импульсный код, единичный выход триг гера подсоединен ко входу вентиля переноса,выход которого соединен со входом число-импульсного накопительного счетчика, а также к шине переноса дополнительного кода из регистра подынтегральной функции в преобразова тель, нулевой выход триггера соединен с шиной переноса прямого кода из регистра в преобразователь.