Устройство для преобразования двоичнодесятичного кода

28522 Союз Советокиз Социалистических РеспубликЗависимое от авт, свидетельства Заявлено 06,1 Х.1966 ( 1100671/26-24) присоединериоритет явки Комитет по деламизобретений и открытипри Совете МинистровСССР МПК С 061УДК 681,325.63(088.8) Опубликовано 17 Х,1968. Бюллетень17 Дата опубликования описания 8 Х 111.1968 Авторыизобретени В, А, Левицкий и А. Охинченк Заявите СТРОЙСТВО Д РЕОБРАЗОВАНИЯ ДВОИЧНОИЧНОГО КОДА Известно устройство для преобразования двоично-десятичного кода целых чисел в двоичный код, содержащее сдвиговой регистр кода преобразуемого числа, шифратор, двоичный параллельный сумматор и узел управления.Предлагаемое устройство отличается от известных тем, что выходы младшего (старшего) разряда каждой тетрады сдвигового регистра подключены через шифратор ко вхо".ам соответствующих разрядов сумматора, а гыходы узла управления - к цепям управления сдвигами кодов регистра и сумматора. Это позволяет повысить скорость преобразования. Функциональная схема устройства изображена на чертеже,Устройство состоит из сдвигового регистра 1, шифратора 2, двоичного параллельного сумматора 3 и узла управления 4.Сдвиговый регистр, служащий для записи двоично-десятичного кода преобразуемог о числа, разделен на тетрады (четверки разрядов), количество которых равно максимально возможному количеству десятичных разрядов и преобразуемого числа. Таким образом, регистр имеет 4 и разрядов. Для двоично-десятичного представления чисел чаще всего используется код 8 - 4 - 2 - 1, применительно к которому и ведется дальнейшее описание, Однако с небольшими усложнениями это устройство может использоваться и для других типов кода (например, 2 4 2 -), Регистр 1 имеет цепи для сдвига записанного в нем когда на один разряд вправо (если преобразо вание начинается от младших разрядов тетрад), или на один разряд влево (если оно начинается от старших разрядов)Шифратор 2 включает в себя группу лоп:- ческих схем с буферными каскадами и имеет 10 и (по числу теград) входов и иг выходов, гдеиг - число разрядов двоичного кода, необхо)димое для представления двоично-десятичного кода. Б каждой из и тетрад зафиксирован код 0001. Каждый из входов шифратора под ключается к выходу триггера одного разряда(самого младшего или самого старшего) соответствующей ему тетрады.На ггг выходах шифратора образуется параллельный двоичный код суммы (взятой по 20 всем тетрадам), код произведений двоичногопредставления числа 10 г (где г - номер тетрады; г = 1 - : и) на цифру, содержащуюся в подключенном к шифратору разряде г-й тет.рады.25 Каждый из выходов шифратора подклю.чается к входному вентилю соответствующего разряда сумматора 3 для считывания в сум.матор кода шифратора.Параллельный двоичный сумматор 3 содер жит количество разрядов не меньшее, чем неЗаказ 2105/20 Тираж 530 ПодписноеЦНИИПИ Комитета по делам. изобретений и открытий при Совете Министров СССРМосква, Центр, пр, Серова, д. 4 Типография, пр. Сапунова, 2 обходимо для двоичного представления максимального преобразуемого числа. Суммазор имеет регистр суммы для запоминания результата и цепи сдвига результата на один разряд вправо (влево), если входы шифратора подключены к самым младшим (самым старшим) разрядам тетрад регистра 1,В тех случаях, когда устройство применяется для ускорения ввода информации в ЦВМ или спецвычислитель, имеющие, по крайней мере, один собственный сумматор, последний используется и в данном устройстве в качестве сумматора 3.Узел управления 4 представляет собой группу типовых импульсных схем и обеспечивает командные сигналы для приема извне в регистр 1 кода преобразуемого числа, пеоедачи этого кода с выходов шифратора в сумматор, сдвига на один разряд кодов в регистре 1 и сумматоре 3.Устройство работает следующим образом.После ввода преобразуемого числа в регистр 1 с выходов шифратора 2 в сумматор 3 считывается двоичный код числа, соотвегствующего а-разрядному десятичному числу, содержащему в каждом из разрядов либо 0, либо 1 - в зависимости от положения триггеров регистра. Далее трижды повторяется цикл, состоящийиз сдвига на один разряд кодов, которые ранятся в регистре и сумматоре, и последующего добавления в сумматор нового кода с вы.5 ходов шифратора. После этого в сумматореоказывается двоичный код преобразованногочисла, поскольку туда были введены с необходимыми весами коды, соответствующие четырем разрядам всех тетрад регистра 1,10 Таким образом, независимо от количестваразрядов преобразуемого числа, процесс преобразования занимает три такта суммирования, три такта сдвига и один начальный тактввода кода из шифратора в сумматор.15Предмет изобретенияУстройство для преобразования двоично-десятичного кода целых чисел в двоичный код,содержащее сдвиговый регистр кода преобра 20 зуемого числа, шифратор, двоичный парал, лельный сумматор, узел управления, отличаюиееся тем, что, с целью повышения скорости преобразования, выходы младшего(старшего) разряда каждой тетрады сдвиго 25 вого регистра подключены через шифраторко входам соответствующих разрядов сумматора, а выходы узла управления - к цепямуправления сдвигами кодов регистра и сумматора,