Устройство для индикации чисел
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
О П И С А Н И Е 208335ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеслублииК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Г 5 т. т;1 Зависимое от авт, свидетельстваЗаявлено 07.Ъ 111.1965 ( 1023941,/26-24)с присоединением заявкиПриоритет Кл, 42 тп, 14 1 ПК б 06 Комитет ло делам обретений и отирыти ри Соеете Министров СССР967. Бюллетеньописания 1.111.196 публиковано 29.Х ата опубликовани АвторыизобретенЗаявитель зиньш, С, Л. Буслович и Г. К. Соколо ТРОЙСТВО ДЛЯ ИНДИКА ИСЕ я логический блок 4 памяти, возблок 2 управления, снимает пикатора. Такое состояние сохратупления на вход 5 устройства даваемого импульса, при приходекоммутации 3 переводит индиение единица, а блок 4 памяти управления подает питание на то состояние сохраняется до по- пульса сброса, На световом инрается цифра,В то же врем действуя натание с инди няется,до пос первото очить которого блок катор в полож через блок 2 индикатор. Э ступления им дикаторе заго об ния ндикации чисел, содержаия и коммутации, отличаелью исключения визуальботающих разрядов цифр индикатора, в нем каждый подключен через блок упкоммутации и памяти, ко- источником входных сигок коммутации младшего подключен к блокам паего старшего разряда. Известны устроиства для индикации чисел, содержащие блоки управления и коммутации.Описываемое устройство отличается тем, что в нем каждый разряд индикатора подключен через блок управления к блокам коммутации 5 и памяти, которые соединены с источником входных сигналов, причем блок коммутации младшего разряда индикатора подключен к блокам памяти и,коммутации его старшего разряда. 10Это позволяет исключить визуальную индикацию неработающих разрядов цифр (например, нулей) индикатора.На чертеже представлена блок-схема устройства, где: 1 - световой индикатор, 2 в бл 15 управления, 3 в блок коммутации, 4 - блок памяти и 5 - источник входных сигналов.Устройство работает следующим образом.Логический блок 4 памяти запоминает характер поступающего импульса и воздействует 20 на блок 2 управления светового индикатора 1. При поступлении на вход импульса сброса набранного числа блок коммутации 3 возвращает индикатор в исходное нулевое положение. ПредметУстройство для и щее блоки управле юи 1 ееся тем, что, с ной индикации нер ( апример, нулей) разряд индикатора равления к блокам торые соединены с налов, причем бл разряда индикатор мяти и коммутации208335 х 1 О акто аказ 191/17 Тираж 530 ПодписноеНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Центр, пр. Серова, д, 4 Типография, пр. Сапунова Составитель А. Б. Кумекина С, Нанкина Текред А. А. Камышникова 1
СмотретьЗаявка
1023941
А. Я. Берзиньш, С. Л. Буслович, Г. К. Соколов
МПК / Метки
МПК: G06F 3/14
Опубликовано: 01.01.1968
Код ссылки
<a href="https://patents.su/2-208335-ustrojjstvo-dlya-indikacii-chisel.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для индикации чисел</a>
Устройство для контроля блоков буферной памяти
Номер патента: 1293761
Опубликовано: 28.02.1987
Авторы: Дебальчук, Дмитриев, Косарев
МПК: G11C 29/00
Метки: блоков, буферной, памяти
...1 с выхода триггера 6 поступает на логический элемент ИЛИ, на его выходе также появляется напряжение логической 1 и зажигается индикатор 4, что в данном случае (при нулевом показании индикатора 12) свидетельствует об неисправности счетчика 11 ошибок или индикатора 12.Неисправен элемент 8 сравнения и на его выходе отсутствуют импульсы ошибок, что также может привести к нулевым показаниям индикатора 12. Контроль исправности элемента 8 сравнения осуществляется путем подключения параллельно его входам элемента 9 сравнения, а выходные сигналы элементов 8 и 9 сравнения сравниваются элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и при неисправности элемента 8 сравнения на выходе элемента 10 появляются импульсы, которые поступают на Один из ВхОдОВ...
Устройство для контроля блоков постоянной памяти
Номер патента: 612287
Опубликовано: 25.06.1978
Авторы: Белов, Воронин, Исламов, Подунаев
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...в одну сторону каждого последующего считанного числа отйоснтельно предыдущего иа и, разрядов и т, д, Сумматор 5 предназначен для получения циклических контрольных сумм или сумм по модулю два. Для получения второй, третьей и т. д.контрольных сумм сумматор 5 имеет цепи циклического сдвига, которые управляются блоком 7 задЪния циклов суммирования, Сумматор 5 имеет индикацию, что позволяет производить контроль блока постоянной памяти Э при отсутствии в последнем контрольных констант. Блок 7 задания циклов ЗЗ суммирования предназначен для организациивторого, третьего и последующих циклов суммирования, при которцх вырабатываются импульсы циклического сдвига содержимого сумматора 5 на п, разрядов при втором суммировании, иа пз разрядов прн...
Устройство для контроля интегральных блоков оперативной памяти
Номер патента: 907586
Опубликовано: 23.02.1982
МПК: G11C 29/00
Метки: блоков, интегральных, оперативной, памяти
...блок 2формирует двоичный код адреса, преобразование которого осуществляют сумматоры 7 по35модулю два путем поразрядного сложения лвоичного кода адреса со сдвинутым вправо наодин разряд зиачением данного кода. Такимобразом получается преобразованный кол (и - 1)разрядов адреса, причем код старшего и-го49разряда адреса принимает значение нуль, ллячего вход элемента НЕРАВНОЗНАЧНОСТЬ 1 Осоединен с шивой нулевого потенциала,Преобразованный код адреса через элементы НЕРАВНОЗНАЧНОСТЬ 9 и 10 поступа.ет иа адресные входы проверяемого иптеграль фного блока 5 оперативной памяти.Формирование контрольных данных осуществляется формирователем 3 по командеблока 1. Затем записывают нуль в первуюячейку проверяемого блока 5, по команде 50блока 1 включают...
Устройство для контроля блоков постоянной памяти
Номер патента: 1049984
Опубликовано: 23.10.1983
Авторы: Кузнецова, Лукьянович
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...на входы .третьего 13 и первого информационного регистра четвертого 14 коммутаторов. С помощью первый выходк третьему входу вто- команд отдешифратора 4, дешифрируюрого коммутатора, а второй выход - щего команды от ЦВМ сигналы ср ьему входу блока управлений, 10 дов коммутаторов 13 и 14 последовавторой информационный регистр, пер- тельно поступают на входы первого вый выход которого соединен с вторым накопителя 11, где хранятся адреса, входом блока сравнения, а второй вы- и второго накопителя 12, вде хра- . ход в . с четвертым входом второго ком- нится числовая информация. Выбор адмутатора, счетчик адреса, первый вход 15 реса записи в накопители 11 и 12 прокоторого подключен к третьему выходу изводится сигналами, поступающими блока...
Устройство для контроля блоков постоянной памяти
Номер патента: 1104590
Опубликовано: 23.07.1984
Автор: Самойлов
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...второго элемента И - НЕ объединены и являются входом опроса преобразователя.На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг. 2 схема преобразователя кодов; на фиг. 3 - схема третьего счетчика.Устройство для контроля блоков постоянной памяти содержит (фиг. ) генератор 1 тактовых импульсов, первый элемент И 2, первый 3 и второй 4 счетчики, первый коммутатор 5, формирователь 6 сигналов сброса, третий счетчик 7, группу элементов И 8, второй коммутатор 9, преобразователь 10 кодов, формирователь 11 сигналов оста- нова, первый триггер2, второй элемент И 13, первый элемент НЕ 14, третий элемент И 15, второй триггер 16, формирователь 17 сигналов пуска, первый элемент 18 задержки, второй элемент 19 задержки с...
Предыдущий патент: Датчик для непрерывного измерения паросодержания
Следующий патент: Устройство для десятичной индикации чисел, представленных параллельным двоичным кодом
Случайный патент: Грузоподъемный кран