Способ контроля логических схем
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
В 84 О 9 союз Советскик Социалистичоскив РеспубликП:1,.=1 ИЛГКл, 21 а, 71 ависимое от авт. свидетельства Заявлено 08,Ч 1.1966 ( 1082746/26с присоединением заявкиПриоритет МПК С 01 гУДК 621.374,33.002.56(088,8) Комитет по делам иаобретений и открытий при Совете Министров СССРОпубликовано 28.Ч 1.1967, Бюллетень 1 чДата опубликования описания 21.И 11,Лвторыизобретени С. Г, Свиркина и Н. Л, Смирно заяви СПОСОБ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕ и на третий вход (эпюра в) - импульс, поданный одновременно с первым, длительностью т причем Г 1(та(11+ т.На эпюре г показан выходной сигнал годной схемы совпадения, а на эпюрах д - к - сигналы на выходе схемы совпадения при наличии в ней неисправностей (характер неисправностей указан для схем с диодными входными цепочками) .1 О Как видно из эпюр, при годности схемы наее выходе присутствуют импульсы по длительности только короче т 1, а неисправные схемы характеризуются наличием на выходе импульсов равных или больше т,.15 Таким образом, если при подаче на входысхемы указанных импульсов все выходные импульсы имеют длительность меньшую чем т 1, то схема годна (неисправностей в ней не имеется), если же хоть один из выходных импуль сов имеет длительность равную или большуют. то схема неисправна.Описанный способ контроля логическихсхем позволяет автоматизировать процесс контроля, проверять схемы совпадения и с двумя 25 входами, а также прост и надежен,Способ контО ный на подач Известные способы контроля логических схем основаны на подаче импульсных напряжений на входы контролируемой схемы и анализе выходных сигналов. Однако эти способы имеют сложный процесс контроля схем совпадения с тремя входами.В предлагаемом способе упрощение процесса контроля схем совпадения с тремя входами достигается подачей на первый вход парных импульсов одинаковой длительности т 1 со сдвигом одного относительно другого на время 11)т., подачей на второй вход импульса, задержанного относительно первого на время 1 в(ть длительностью тв1, + т, - 1 подачей на третий вход одновременно с подачей сигнала на первый импульса т длительность которого больше 1 ь но меньше 1,+т,. Исправность схемы определяют, сравнивая длительность выходных импульсов с длительностью импульсов, подаваемых на первый вход схемы.На чертеже изображены эпюры напряжений входных и выходных сигналов контролируемой схемы.Как видно из эпюр входных сигналов, на первый вход контролируемой схемы (эпюраа) подают парные импульсы одинаковой длительности т, со сдвигом одного относительно другого на время 1 на второй вход (эпюра б) - импульс, задержанный относительно первог на время 1(т длительностью т 2) 11+т -мет изобр етенияоля логических схем, основан импульсных напряжений н198409 Быт на 7 аае семы я 3 падевй В,ганг Браа,чет дОбрыд Я диода Сцгнапы аа 1 ыюЖ ммы сс 3 па 3 енцй Обрьй Юйеда Ж7Обьй Зф 3 ио 3 ащфЗащюю 1 Ю 7г, T/ юрвенгфф.аирпцинЦ-" оставитсль В. СударикТехрсд Л. и, Бриккер Редактор Н. корректоры; А. А. Коро и Е. ф. Полионо рагегти Заказ 2628/7 Тираж 535 Подписи ЦПИИПИ Комитета по дслаи изобретений и открытий при Совете Министров ССС Москва, Центр, пр. Серова, д. 4Сапунова,гпография входы контролируемой схемы и анализе выходных сигналов, от,шчаощийся тем, что, с целью упрощения процесса контроля схем совпадения с тремя входами, на первый вход подают парные импульсы одинаковой длительности тсо сдвигом одного относительно другого на время 1 т)т на второй вход подают импульс, задержанный относительно первого на время 1 а( с, длительностью т 2 ) 1 т+тт - 1 а, на третий вход одновременно с подачей сигнала на первый подают импульс та, длительность которого больше 1 ь но меньше 1 т+тт, а исправность схемы определяют, сравнивая длительность выходных импульсов с длительностью импульсов, подаваемых на первый вход схемы,
СмотретьЗаявка
1082746
С. Г. Свиркина, Н. Л. Смирнов
МПК / Метки
МПК: G01R 31/3177
Метки: логических, схем
Опубликовано: 01.01.1967
Код ссылки
<a href="https://patents.su/2-198409-sposob-kontrolya-logicheskikh-skhem.html" target="_blank" rel="follow" title="База патентов СССР">Способ контроля логических схем</a>
Предыдущий патент: Измеритель группового времени задержки
Следующий патент: Измеритель мощности в нагрузке фидера генератора
Случайный патент: Регулятор тока электронного луча