184526

Номер патента: 767832

Опубликовано: 30.09.1980

Авторы: Алексеев, Горшков, Журавлев, Киселев, Щербина

МПК: G11C 5/02

Метки: запоминающих, матриц, прошивки, сердечниках, ферритовых

...самое нижнее положение иэ-за неидеальности плоскости короба, подложек, толщины слоя клея идопусков на геометрические размерысердечников. Поэтому припрошивкепровода имеют возможность поднырнуть под прошитые проводапредыдущего слоя,Цель изобретения - уменьшениевероятности переплетения проводов,с. . повышение надежности прошивки.Это достигается тем, что в предлагаемом приспособлении верхняя частькороба выполняется в виде выпуклойцилиндрической поверхности, образую7 б 7832 Формула изобретения Составитель В,ГордоноваРедактор А, Караулова Техред А. Щепанская Корректор В.Бутяг Подлета СССРрытийнаб., д. 4/5 ж бб 2енного комиетений и от35, Раушска 1/48 Тир ВНИИПИ Государстпо делам изоб 13035, Москва, Я Зак ное Патент, г, Ужгород, ул.Проектная,лиа...

Номер патента: 395904

Опубликовано: 01.01.1973

Авторы: Беленький, Берлинков

МПК: G11C 19/28

Метки: разряд, регистра

...достижения поставленной цели в из 5 вестную схему введен дополнительный МДПтранзистор, включенный таким образом, чтоего стон соединен с шиной аитания, исток - свыходной шиной разряда, а затвор - с шиной записи информации,10 На чертеже представлена предлагаемаясхема разряда регистра.Разряд регистра построен на полевыхМДП-транзисторах 1 - 6 (вообще схемцоерешение регистра может быть и друпп 1) В15 него введен дополнительный МДП-транзисторТ, сток которого подключен,к шине питания 8,исток - к выходной шине 9 разряда, а затвсрсоединен с шиной 10 записи информации,На чертеже также обозначены вход 11 раз 20 ряда регистра; эквивалентная емкость 12, цагружающая выход разряда регистра, шинаинверсных сигналов записи информации 13.Запись входной...

Номер патента: 674103

Опубликовано: 15.07.1979

Автор: Кузнецов

МПК: G11C 19/00, H03K 5/156

Метки: аналого-цифрового, поразрядного, преобразователя, регистр, уравновешивания

...вход - спервой шиной, четвертый вход - с соотЬетствующей тактовой шиной, содержитД-триггер и элемент 2 И, первый вход которого соединен с инверсным выходомД-триггера, второй вход - со второй шиной, выход - со вторым входом последнего разряда регистра, первый выход ко 1торого соединен со входом Д-триггера,причем первый вход первого разряда соединен с его вторым выходом. Каждыйразряд регистра содержит й триггерна элементах 2 ИЛИ-НЕ, прямой выходкоторого соединен с первым входом элемента ЗИ, инверсный выход - с первым:входом первого элемента 2 И, вход сброса - с выходом второго элемента 2 И,вход установки - с первым входом разряда, второй вход разряда соединен со 45вторыми входами элемента ЗИ и первогоэлемента 2 И, третий вход разряда...

Номер патента: 739603

Опубликовано: 05.06.1980

Авторы: Ковалев, Ярмолик

МПК: G07C 15/00

Метки: генератор, многоканальный, псевдослучайных«, чисел

...6 ИЛИ, группу сумматоров 7 по модулю два.Задающий генератор импульсов предназначен для синхронизации работы всего устройства, регистр сдвига с сумматором по модулю два в цепи обратнойсвязи - для получения псевдослучайнойпоследовательности едчниц и нулей спериодом, равным 2 -1, две группыЩэлементов И и группа элементов ИЛИ -для получения последовательностей нулей и единиц, вероятность появления,которых равна 0,5, а период последо- ./вательностей равен 21, группа сумматоров по модулю два - для получения большого числа каналов, генерирующих ПС числа.Независимый канал, генерирующийПС последовательность, получают, используя свойство М-последовательности,заключающееся в том, что вероятностьпоявления двух определенных символов(11,10,01,00) и...

Номер патента: 1619920

Опубликовано: 27.04.2006

Авторы: Ватару, Селезнева, Смирнов

МПК: G06F 11/18

Метки: резервированное

Резервированное устройство, содержащее три резервируемых канала, каждый из которых содержит процессор, блок памяти, регистр управления, триггер сброса ошибки, первый счетчик команд, формирователь синхронизирующих импульсов, а также первый, второй и третий блоки управляемой мажоритации, причем выход признака команды каждого из процессоров соединен соответственно с первым, вторым и третьим информационными входами каждого из трех первых блоков управляемой мажоритации, информационный выход каждого из процессоров соединен соответственно с первым, вторым и третьим информационными входами каждого из вторых блоков управляемой мажоритации, информационный выход каждого из блоков памяти соединен...