Регистр для аналого-цифрового преобразователя поразрядного уравновешивания

(23) Приоритет Государстееиный каметет СССР пе делам кессретекий х еткрытий(53) УДК 681.327,66 (088.8) Дата опубликования описания 18,07.791Изобретение относится к области вычислительной техники и предназначено дляиспользования в аналого-цифровых преобразователях,Известен регистр для аналого-цифрового преобразователя пора-.рядного уравновешивания1 , Однако это устройствоимеет недостаточное быстродействие ибольшое количество компонентов (семьэлементов И-НЕ на один разряд регист.ра) .Наиболее близким техническим решением к предлагаемому изобретению является регистр для аналого-цифрового преобразователя поразрядного уравновешивания,который содержит разряды, первый входКаждого из которых, кроме первого разряда соединен с первым выходом преды 4дущего разряда второй вход - со вторымвыходом последующего разряда, третийвход - е первой щиной, четвертый входь соответствующей тактовой шиной, причем регистр содержит в старшем разрядетроичный триггер, состоящий из элемен 2тов ИЛИ-НЕ, элементы ИЛИ-НЕ и триггеры, состоящие из элементов ИЛИ-НЕ в остальных разрядах, элементы И для связи прямого и инверсного выходов компаратора со вторым и третьим элемента ми ИЛИ-НЕ троичного триггера старшего разряда и с элементами ИЛИ-НЕ триг геров второго и последующих разрядов; выходы второго и третьего элементов ИЛИ-НЕ троичного триггера старшего раз- О ряда соединены со входами элемента ИЛИНЕ второго разряда, выход этого элемента и выходы элементов ИЛИ-НЕ последующих разрядов соединены со входами триггеров тех же разрядов, состоящих иэ т 5. элементов ИЛИ-НЕ, выходы триггерамладшего разряда соединены со входами оконечного элемента ИЛИ-НЕ, выход которого соединен через элементы И со входами троичного триггера младшего разряда и со входом первого элемента ИЛИ-НЕ троичного триггера старшего разряда, выходы первого и второго элементов ИЛИ-НЕ троичного триггера соеди10 15 2 С 25 30 3иены через элемент И с выходом старшего разряда, а выходы элементов ИЛИНЕ каждого последующего разряда и первых элементов ИЛИ-НЕ триггеров техже разрядов соединены через элементыИ с выходными шинами регистра для аналого-цифрового преобразователя поразрядного уравновешивания ( 2 1,Недостатком устройства является малое быстродействие и неустойчивость вРаботе, вызванное ограничениями, накладываемыми на цифроаналоговые преобразователи (время срабатывания цифроаналогового преобразователя должно бытьзначительно меньше времени рассасываниянеосновных носителей транзисторов регистра).Цемью изобретения является повышениебыстродействия и упрощение схемы.Указанная цель достигается тем, чторегистр для аналого-цифрового преобразователя поразрядного уравновешивания, содержащий разряды, первый вход каждогоиз которых, кроме первого разряда, соединен с первым выходом предыдущего разряда, второй вход - со вторым выходомпоследующего разряда, третий вход - спервой шиной, четвертый вход - с соотЬетствующей тактовой шиной, содержитД-триггер и элемент 2 И, первый вход которого соединен с инверсным выходомД-триггера, второй вход - со второй шиной, выход - со вторым входом последнего разряда регистра, первый выход ко 1торого соединен со входом Д-триггера,причем первый вход первого разряда соединен с его вторым выходом. Каждыйразряд регистра содержит й триггерна элементах 2 ИЛИ-НЕ, прямой выходкоторого соединен с первым входом элемента ЗИ, инверсный выход - с первым:входом первого элемента 2 И, вход сброса - с выходом второго элемента 2 И,вход установки - с первым входом разряда, второй вход разряда соединен со 45вторыми входами элемента ЗИ и первогоэлемента 2 И, третий вход разряда соединен с первым входом второго элемента2 И, второй вход которого соединен с первым выходом разряда и с выходом элемен 50та ЗИ, третий вход которого соединен счетвертым входом разряда, второй выходразряда соединен с выходом первого элемента 2 И.На фиг. 1 представлена схема,регисгра; на фиг. 2 - временная диаграмма работы регистра.Регистр содержит разряды, каждый изкоторых имеет четыре входа 1, 2, 3 и 4,4Каждый разряд 5 регистра состоит из двух элементов 2 ИЛИ - НГ 6 и 7, образующих Ктриггер 8, элемента ЗИ 9 и двух элементов 2 И 10 и 11. Прямой выход 12 триггера 8 соединен с первым Ьходом элемента ЗИ 9, а инверсный выход 13 - с первым входом первого элемента 2 И 10. Выход второго элемента 2 И 11 соединен со входом сброса 14,т, е. с поступлением логической "1наэтот вход на прямом выходе триггера буяет логический "0". Первый вход 1 разряда соединен со входом установки 1 5, т, е. с поступлением логической "1 " на хтот вход на прямом выходе будет логическая "1 ", Второй вход разряда 2 соединен со вторыми входами элемента ЗИ 9 и первого элемента 2 И 10, Третий вход разряда 3 соединен с первой шиной 16 и первым. входом второго элемента 2 И 11, второй вход которого соединен с первым выходом разряда и с выходом элемецта ЗИ 9. Третий вход элемента ЗИ 9 соединен с четвертым входом 4 разряда, соединенным с соответствующейтактовой шиной 17, Второй выход разряда соединен с выходом первого элемента 2 И 10.Устройство работает следующим образом,В исходном положении триггеры всех разрядов установлены в состояние фОф, т. е. на прямых выходах логическое "0", а на инверсных выходах - логические 1". Независимо от сигнала компаратора (на чертеже не показан) вторые элементы 2 И 11 закрыты, (т. е. на выходах логические "0"), так как один из входов сое. динен с выходом элементов ЗИ 9, которые закрыты из-за наличия сигнала фОф с прямых выходов 12 триггеров 8, Первые элементы 2 И 10 закрыты, так как логическая "1 " установлена на одном входе. Это устойчивое попожение, в ко- тором регистр может находиться длительное время. Процесс преобразования начинается с сигнала "Запуск" по второй шине 1 8 (логическая "1 ", которая поступает на вход первого элемента 2 И 10 с приходом инверсного тактового импульса), В этом случае логическая 1 " устанавливается на выходах всех первых элементов 2 И 10. Логическая 1 е выхода первого элемента 2 И 10 старшего разряда устанавливает триггер этого разряда в единичное состояние, остальные триггеры находятся в 0" состоянии, Напря-жение, соответствующее логической "1" старшего разряда регистра Цх, сравни674103 и с ВЫх П ых ырра еда. Ъг,2 В, Сининк Заказ 4095/50ВНИИ Тираж 680Государственного комилам изобретений и откМосква, Ж, Раушска Подписноеета СССРытийя наб., д. 4/ 113035 Филиал ППП Патент",.г. Ужгород, ул. Проектная,Составитель А. Кузнецов едактор Н. Коган Техред М. Петко Корре