Распределитель импульсов

союз сОВетскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 181 1)5 Н 03 К 17/62 ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(54) РАСПРЕДЕЛИТЕЛЬ И (57) Изобретение относитс технике и может использов рования интервалов време автоматики и телемехани тел ь импульсов содержит тр рирующих цепей 2.1 - 2.Ч, д диодно-резистивных цепей иин рое 3 К АВТОРСКОМУ СВИДЕТ(21) 4844713/21 (22) 25,06.90 (46) 07,12.92, Бюл, ЬЬ 45 (71) Киевский научно-исследователь ститут гидроприборов (72) В. П. Бакалинский и Л. Г, Хлонь (56) Майоров С, А. и др. Принципы ор ции цифровых машин. - Л.: Машин ние, 1974, с. 279.Авторское свидетельство СССРЬЬ 487499 МПУЛЬСОВ я к импульсной ться для формини в аппаратуре и. Распределииггер 1, й интегшифратор 6, М7.1 - 7 Л. 1 ил,1780101 Ссстдвитать А, ЧдховскийГехи: д М,Миргантал Корректор М, Демчик 3 экдэ 144ирдж Пидпи Се ОЕГ 3111,14 Г 114 Гссударстванно:о коглнгегд по изобретениям и открытиям при ГКНТ СССР13035, Москва, Ж, Гаушскдя наб., 4/5 Г 1 роизводстве 1-,о-изддтеьскьй ким 1)индПатент", Г. Ужгород, ул.Гагарина, 101 Изобретенле итносится к импульснойтехнике и может быть использовано дпяфсрглерования интервалов времени в аг,паРДТУРБ ДвтОМЯтИКИ И тЕпаМЕХаНИКЛ,Гагь изобретегвлярасширение функцииндпьных виэм)кностаЙ зд счет увеличения коллества формируемых интерваловеГег 1 ане 1, приход щихся нд одну интегрируои 1 ую цегеь,Нд: ертеже приведена фу гкциондльняя 10сх).1 Я распределителя импульсов,Распределитель импульсов содержиттриггер " и интегрирующие цапи 2.1 - 2,1,кд.кддя из которых содержит резистор 3 икингсесдтор 4, выход интегрирующей цепи 152.Ссадина с входи 1 сГ.)Осэ три гердход у ста1 и Яки кито 1 эоГО соединен с ш и ной5 запуска, а БыхоДс БХОДдми цапай 22 - 2,Йн входом первого разряда дешифрягоря б,;оды разрядов которого, нэчлная со вторигс, Гордзрядно соединены с выходами цепей 2,2-2,11 и выходами цепей 7,1 - 7,М,состоящих иэ госпедовательно саед нея 1 ых раэистора О и диода 9, включенных меж, у вторым - М-ги разрядами дашифрдтора б 25и выходами 10,2-10.М ряспредапе 1 тапя, дгход гЯрвой цеги 2,1 соединен с пссгеднигвыходим дешифратсрд б,Распределитель импульсов работаетследу сцим образом, 30е "сходниг 1 Гсстся нии нд выходеР 1 Ггард 1 устдновпе, сигЯп пог, О, и конде:сд и)ы 4 ,спей 2,2-2,Г 1 рязрякан;1.акт)иски До О, г 1 д входы Дешифрдтс 1)д 6пас)и.:.3 ат киди Бдя ксмбиняция 000,:д 55всех а о Бьходах, кро;.1 а гулевого, устянов 1,.и" Япелс Г 11),хисм нл г)ход Ь запуска сДе ГГ)пу сд д выходе тр;гге 1)пстд "дв;еБди ", с я л и Г, г, и о с ту и е) ю ец Я ед Б х и1 и л Д ш е Г о г 0р; эияд лец)ифрдтт)рд б. Нд Яодах дсшиф 1)дс)д устаное)ится комбинания 001, .Д а)Пг.аНс ксдансатипы 1 цапай 2,2-2егдчпБют заряжаться через резисторы 3.: )Ясгдит у цепей с большлм г 1 п 1)э), и первым до напряжения переключения дешифратора б зарядится конденсатор 4 цепи 2,2, На входы дешифратора б поступит комбинация 0,11, Б результате чего сигнал снимется с выхода 10,1 и установится на выходе 10,2, При этом конденсатор 4 цепи 2,2 "быстро" дозарядится через цепь 7,1 до напряжения лог, 1.После заряда конденсаторов 4 цепей 2,2- 2.11 нд входе дешифратора б установится комбинация сигналов 1,11. Сигнал присутствует нд выходе 10.М, После заряда конденсатора 4 цепи 2.1 триггер 1 установится в исходное состояние, на входы дешифратора б поступает кодовая ксг)бендц 1.10. СГнал снимается с выхода 10,й и установится на вьхода 10,Г 1+1, КиДенсдторы 4 цепей 2.2 - 2 Л начнут последовательно разряжаться, После разряда всех конденсаторов 4 цепей 2,2 - 2,11 на входах дешифратора установится комбинация 0,00, Сигнал установится на выходе 10,0, Процесс формирования интервалов времени на этом закончен.Формула изобретения Распределитель импульсов, содеркащ;1 й триггер и две интегрирующие цепи, вы-. ход первой иэ которых соединен с входом сброса триггера, вход установки которого соединен с шиной запуска, а выход - с вхо- ДОГИ БтоРОй ИптЕГРЛРУЮЩЕй ЦЕПИ, О т П И Ч ао;ц и й с я тсм, чтс, с целью расширения фунциональ;ых возможностей, в него введагы дешифратор с К входами и М выходами Г 11-2 интегрирующих цепей, подключенных входами к выходу триггера и входу первого разряда дешифратора, входы писпедуесщих разрядов которого поразрядно ссадисны с выходами соответствующих ие гегрирующих цепей и с выходами 11-1 последовательных диодно-резистивных цегей, входы которых подключены к соответствуощлм выходам дешифратора и выходам распределителя импульсов, а вход первой интегрирующей цепи соединен с постедеиг. Бьходом дешифратора.