Устройство для дискретного экспоненциального сглаживания

(19) Г 15 353 51) ОП ИЯ ИЕ ИЗОБРЕТСВИДЕТЕЛЬСТВУ К АВТОРСК овер СР3,СР КРЕТНОГОЖИВАНИЯ числитель - повышеГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(56) Авторское свидетельство ССМ 463115, кл, 6 06 Г 15/353, 197Авторское свидетельство ССЬВ 638969, кл, 6 06 Р 15/353, 1976(54) УСТРОЙСТВО ДЛЯ ДИСЭКСПОНЕНЦИАЛЬНОГО СГЛА(57) Изобретение относится к выной технике, Цель изобретения ние точности фильтрации. Устройство содержит вычитатель 1, триггер 3, группу 4 элементов ИЛИ, две группы 5, 6 элементов И, регистр 7, блок синхронизации 8. Новым в устройстве является введение регистра с соответствующими связями, обеспечивающими автоматический учет знака разности Х - Ун при формировании младшего разряда текущего значения выходного сигнала. Использование устройства особенно эффективно для фильтрации параметров, имеющих значительные переходные процессы и требующих высокой точности в установившихся режимах, 1 ил.Изобретение относится к вычислительной технике и может быть использовано при построении информационно-измерительных систем автоматизированного контроля и управления,Цель изобретения - повышение точности функционирования устройства.На чертеже представлена схема устройства.Устройство содержит вычитатель 1, триггер 2, первый регистр 3, группу элементов ИЛИ 4, две группы элементов И 5, 6, второй регистр 7, блок 8 синхронизации.Устройство реализует алгоритм фильтрацииУ = Уь 1 - а (Уьл) - Хпгде У - текущее значение выходного си нала;Х - текущее значение входного сигнала;Уь 1 - значение выходного сигнала, вычисленное в предыдущем цикле;а - коэффициент сглаживания, обычно1а =, где т - целое числа (для двоичной2 п 1системы счисления),Устройство для дискретного экспоненциального сглаживания работает следующим образом,В результате выполнения очереднойфильтрации в регистр 7 запишется значение выходного сигнала, которое попадаетна вход вычитателя 1 (значение Ул),Новое текущее значение входного сигнала Х поступает на входы элементов И 6второй группы и по сигналу на первом вы ходе блока 8 (первый такт блока 8) через,элементы ИЛИ 4 проходит на другой входвычитателя 1, где происходит вычитание извеличины (У), поступающей на один входвычитателя 1, величины (Х), поступающейна другой вход. Знак разнос 1 и по сигналу стретьего выхода блока 8 (второй такт) запоминается на триггере 2, а величина разности с выхода вычитателя 1 поступает на входрегистра 3 и по сигналу.с четвертого выхоцаблока 8 (третий такт) запись вается на регистр. В следующем такте сигналу с второговыхода блока 8, поступаощему на элементы И 5, открывается прохокдение величины (Уь 1 - Х) с выхода регистра 3, причемвместо младшего разряда этой величиныиспользуется значение триггера 2,Сдвиг информации осуществлен путемвыполнения соответствующих поразрядныхсоединений со смешением в сторону младших разрядов между выходами регистра 3 ивторыми входалли элементов И 5, Таким образом, если значение входного сигнала Х;уменьшается, то разность (Уь 1 - Х) положительная и в результате фильт, ации происходит уменьшение выходной галичины У на5 величину К (Уь - Х), но не меньше, чем на"1", так как значение триггера 2 равно 1.Если значение входного сигнала Х увеличивается, то разность становится отрицательной, величина (У- Х) записывается в10 дополнительном коде и происходит как быувеличение значения выходной величины Уна величину(К(Уь 1 - Х) , но не меньше, чемна "1", так как значение триггера 2 равно "0"по выражению К(Уь 1 - Х) в дополнительном15 коде.Величина У 1 с выхода вычитателя 1 через регистр 3 запишется в регистр 7 посоответствующему сигналу с выхода блока 8(пятый такт), Значение погрешности на вы 20 ходе устройства не превышает "1" младшего разряда. независимо от величины УьФормула изобретенияУстройство для дискретного экспоненциального сглаживания, содержащее две25 группы элементов И, блок синхронизации,группу элементов ИЛИ, вычитатель, первыйрегистр и триггер, установочный вход которого соединен со знаковым выходом вычитателя, выходы элементов И первой и30 второй групп подключены соответственно кпервым и вторым входам элементов ИЛИгруппы, первый и второй выходы блока синхронизации подключены к первым входамэлементов И первой и второй групп соответ 35 ственно, о т л и ч а ю щ е е с я тем, что, сцелью повышения точности, оно содержитвторой регистр, причем вход сигнала устройства подключен к вторым входам элементов И второй группы, тактовый вход40 устройства подключен к синхровходу блокасинхронизации, третий, четвертый и пятыйвыходы которого подключены соответственно к синхровходам триггера и первого ивторого регистров, выход последнего под 45 ключен к выходу устройства и к входу уменьшаемого вычитателя, к входу вычитаемогокоторого подключены выходы элементовИЛИ группы, выход вычитателя подключенк информационному входу первого регист 50 ра, выход которого соединен с информационным входом второго регистра, выходы(и-в) старших разрядов первого регистраи выход триггера в качестве младшего разряда подключены к вторым входам эле 55 ментов И первой группы соответственно