Устройство мажорирования

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Ж, 1667082 А 1 3 К 19/ 1)5 6 06 Р 11/18 ПИСАНИЕ ИЗОБРЕТЕН ТОРСКО ИДЕТЕЛ ЬСТВУ(54) УСТРОЙСТВО МАЖ (57) Изобретение относ ной технике и системам Цель изобретения - ра нальных воэможностей обеспечения работы в и Информационные трехк еся посылки мажоритар сдвиговых регистрах 1 и в парафазный вид. 1 ил ельство СССРК 10/00, ельство СССР 11/00, 1983. Ю ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР(56) Авторское свидетФ 1251352, кл. Н 056 06 Р 11/18, 1984.Авторское свидетЛЬ 1094034, кл. 0 06 Г ОРИРОВАНИЯ тся к вычислитель- передачи данных, аирение функциоустройства путем арафазном режиме. ратно повторяющио декодируются на 4 и преобразуются5 10 15 20 25 30 35 40 45 50 55 Изобретение относится к вычислительной технике, а именно к системам передачицифровых данных повышенной надежности, и может быть использовано для мажорированной выборки сигнала притрехкратном его повторении.Целью изобретения является расшире: ние функциональных возможностей устрой ства путем обеспечения работы в, парафазном режиме.На чертеже приведена схема устройст ва мажорирования,Устройство содержит первый двухразрядный сдвиговый регистр 1, первый эле, мент И 2, элемент НЕ 3, второйдвухразрядный сдвиговый регистр 4, второйэлемент И 5, элемент ИЛИ 6, вход 7 синхронизации (тактовую шину), информационныйвход 8 (информационную шину), вход 9сброса, информационные выходы 10 и 11 ивыход 12 готовности устройства,Устройство работает следу щим обра:, зом,Перед началом выборки очередногосигнала подачей сигнала "Сброс" на вход 9, производится обнуление сдвиговых регист ров 1 и 4. По информационной шине 8 трижды поступает сигнал ".1" или "0", причем;,сбой или ошибка в вычислениях можетиметь место в любом повторении, При поступлении сигнала "1" на входе элемента И2 - разрешающий сигнал и информация,поступающая на вход О регистра 1 по сигналу сдвига, поступающему синхронно с информационными сигналами по тактовойшине 7, записывается в первый разряд регистра 1. Одновременно на вход элемента И5 через элемент НЕ 3 подается сигнал, запрещающий прохождение сигнала сдвигана регистр 4. При повторном поступлениисигнала "1" происходит сдвиг "1", поступившей в первом такте, во второй разряд регистра 1 и запись "1" в первый разряд этогоже регистра. Одновременно "1" поступаетна выход 10 и через элемент ИЛИ 6 на выход12, а элемент НЕ 3 препятствует записиинформационной "1" в регистр 4,При поступлении сигнала "0" через элемент НЕ 3 на входе элемента И 5 - разрешающий сигнал и "1", свидетельствующая оприходе информационного "0" и поступающая на вход О регистра 4, по сигналу сдвигаот тактовой шины 7 записывается в первыйразряд регистра 4,Сдвиг и запись "1", соответствующейприходу информационного "0", в регистре 4осуществляется аналогично сдвигу и записи"1" в регистре 1. Таким образом, информационная "1" записывается в регистр 1, а информационный "0" фиксируется записью "1" в регистр 4,За три такта работы один из сдвиговых регистров имеет на выходе второго оазряда "1", а другой - "0" и через элемент ИЛИ 6 на выходе 12 формируется сигнал "1", свидетельствующий об окончании декодирования.Наличие на выходе регистра 1 свидетельствует о выборке сигнала "1", а наличие "1" на выходе регистра 4 - о выборке сигнала "0".Если информационная "1" или информационный "0" будут приходить два раза подряд, та процесс выборки сигнала закончится за два такта, при этом на выходе 12 также появится "1",Формула изобретенияУстройство мажорирования, содержащее первый двухразрядный сдвиговый регистр, первый элемент И и элемент НЕ, первый вход первого элемента И соединен с информационным входом устройства, а вход сброса устройства соединен с входом установки первого двухразрядного сдвигового регистра, информационный и тактовый входы которого соединены соответственно с информационным входом устройства и с выходом первого элемента И, второй вход которого соединен с входом синхронизации устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства путем обеспечения работы в парафазном режиме, в него введены второй двухразрядный сдвиговый регистр, второй элемент И и элемент ИЛИ, причем вход сброса устройства соединен с входом установки второго двухразрядного сдвигового регистра, вход синхронизации устройства связан с первым входом второго элемента И, выход которого подключен к тактовому входу второго двухразрядного сдвигового регистра, информационный вход устройства через элемент НЕ подключен к второму входу второго элемента И и информационному входу второго двухразрядного сдвигового регистра, выходы старших разрядов первого и второго двухразрядных сдвиговых регистров являются одноименными информационными выходами. устройства и подключены к входам элемента ИЛИ, выход которого является выходом готовности устройства.