Патенты с меткой «мажорирования»

Номер патента: 970702

Опубликовано: 30.10.1982

Автор: Горбонос

МПК: H03K 19/23

Метки: мажорирования, трехканальное

...Д+ Ди Д 2+ Д 12 Длогде Д = "1" - соответствующий информациойный сигнал, сформированный однигл резервируемым устройством 4, 5 или б, М = "0" - информационный сигнал, сформированный мажорированным устройством, т.е. при одновременном появлении информационных сигналов "1" хотя бы в двух резервируемых устройствах.Так, например, если логическое устройство б ошибочно сформирует " 55 логический сигнал "0", то, несмотря. на то, что на выходах 18 и 17 будут присутствовать ошибочные сигналы "1", вгс:од 16 обеспечит на общем Выходе М глажоритарно-резервируеглой 60 систеглы верный сигнал "0".Аналогично схема срабатывает при наличии ошибочного сигнала "0" на любом (одном из трех) логическом устройстве 4 или 5. При наличии верных логическихсигналов "1"...

Номер патента: 1432821

Опубликовано: 23.10.1988

Автор: Холин

МПК: H03K 19/23, H05K 10/00

Метки: асинхронных, дискретных, мажорирования, сигналов, синхронизации

...5 и б обеспечивают выдачу импульсов длительностью с и Ся соответственно в случае их йредварительной установки в исходное состояние и поступлении сигнала на соответствующий вход запуска формирователя.В момент выполнения условия й = и сигнал, поступающий с вьглода элемента И И-НЕ 2 ца вход Б 0-триггера 8, записывает в последующий единицу. Вслучае невыполнения условия Й = Н в течение задержкис момента выполнения условия Йгп единицу в 0-триггерг8 записывает задний фронт импульса длительностью д , поступающий с выхода второго формирователя 6 через элемент 2 ИЛИ-НЕ 7 ца вход синхронизации 0-триггера 8. Запись единицы в 0-триггер 8 вызывает установку в исходное состояние формирователя 5,В момент выполнения на входах 1 условия й( ш...

Номер патента: 1667082

Опубликовано: 30.07.1991

Автор: Боряк

МПК: G06F 11/18, H03K 19/23

Метки: мажорирования

...И5 через элемент НЕ 3 подается сигнал, запрещающий прохождение сигнала сдвигана регистр 4. При повторном поступлениисигнала "1" происходит сдвиг "1", поступившей в первом такте, во второй разряд регистра 1 и запись "1" в первый разряд этогоже регистра. Одновременно "1" поступаетна выход 10 и через элемент ИЛИ 6 на выход12, а элемент НЕ 3 препятствует записиинформационной "1" в регистр 4,При поступлении сигнала "0" через элемент НЕ 3 на входе элемента И 5 - разрешающий сигнал и "1", свидетельствующая оприходе информационного "0" и поступающая на вход О регистра 4, по сигналу сдвигаот тактовой шины 7 записывается в первыйразряд регистра 4,Сдвиг и запись "1", соответствующейприходу информационного "0", в регистре 4осуществляется аналогично...