Устройство для кодирования и декодирования информации

СОКИ СОВЕТСНИХОВНВГЮМаСВКРЕСПУБЛИН ОЗМ 7 ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ НИЯ(21) (22) (46) (72) (53) 4010579/2 14. 01. 86 23.07.90. А.И.Запас 62 1.394 ( Бюл. У 27ый и В.В,Копыто 88.8) Коды, исМир, 1976,о СССР 28, 1984. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ КОДИРОВАДЕКОДИРОВАНИЯ ИНФОРМАЦИИ(57) Изобретение относится к электро связи. Целью изобретения является по,ЯУ, 158 9 А 1 вышение быстродействия устройства.Устройство осуществляет перемножение входного кодового сигнала (вектора) на хранящийся в блоке 4 памяти сигнал (матрицу), что позволяет при использовании этого устройства в системах передачи информации осуществлять рекорреляцию сигнала ошибки.Устройство для кодирования и декодирования информации содержит программно-временной блок 1, выполненный на элементе 2 тактовой синхронизации, элементе 3 цикловой синхронизации и распределителе 4 импульсов, блок 5 постоянной памяти, блоки 6, 8, 10элементов И, регистры 7, 11 сдвигаи блок 9 триггеров. 1 ил.регистр 11, из которого с помощью считывающих синхроимпульсов преобразованный код поступает на выход устройства.Поскольку преобразование осуществляется в процессе поразрядного поступления кодового слова на вход устройства, то задержка при преобразовании отсутствует., что повышает быстродействие устройства. Формула изобретения Составитель М.НикуленкоТехред П,Сердюкова Корректор 0,11 ипле Редактор И.Горная Заказ 2023 Тираж 660 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-иэдательский комбинат "Патент". г.ужгород, ул. Гагарина,101 Изобретение относится к электроСвязи и может использоваться в системах передачи дискретной информации для декорреляции сигнала помехи.Целью изобретения является повышение быстродействия устройства.На чертеже представлена структурная схема предлагаемого устройства.Устройство содержит программно- временной блок 1, выполненный на элементе 2 тактовой синхронизации, элементе 3 цикловой синхронизации и рас пределителе 4 импульсов, блок 5 по стоянной памяти, второй блок 6 эле;ментов И, первый регистр 7 сдвига, первый блок 8 элементов И, блок 9 триггеров, третий блок 10 элементов И и регистр 11 сдвига.Устройство работает следующим об, разом.При поступлении на вход устройства п-разрядного кодового слова по . сигналу "Начало слова" разрешается параллельный перенос кода задающего вектора из блока 5 через блок 6 в регистр 7. На управляющий вход регистра 7 с задержкой в один такт начинают поступать сдвигающие синхроимпульсы, обеспечивающие на каждом тактесдвиг содержимого регистра 7 на один разряд вправо и параллельную перезапись содержимого регистра 7 через блок 8 в блок 9 только при единичном значении очередного символа кодового слова. В блоке 9 осуществляется поразрядное суммирование по модулю 2 содержимого регистра 7 и блока 9, т.е. осуществляется перемножение вектора кодового слова на матрицу, строки которой есть последовательные состояния регистра 7 на каждом такте. При поступлении сигнала "Конец кодового слова" на второй вход блока 10 разрешается параллельная перезапись содержимого блока 9 через блок 10 в Устройство для кодирования и декодирования информации,содержащеепрограммно-временной блок, вход которого является входом устройства,блок памяти, первый, второй регистры, 20 выходы первого регистра соединены ссоответствующими первыми входами первого блока элементов И, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия устройства, в 25 него введены второй, третий блокиэлементов.И и блок триггеров, выходыблока памяти соединены .с соответствующими первыми входами второго блока элементов И, выходы которого соединены с соответствующими информационными входами первого регистра, второй вход первого блока элементов Иподключен к входу устройства, выходЫпервого блока элементов И соединенычерез блок триггеров с соответствующими первыми входами третьего блокаэлементов И, выходы которого соединены с соответствующими информационными входами второго регистра, первый -четвертый выходы программно-временного блока соединены соответственнос вторыми входами второго, третьегоблоков элементов И и управляющимивходами первого, второго регистров, д выход второго регистра является выходом устройства.