153944

Номер патента: 1695510

Опубликовано: 30.11.1991

Авторы: Балькин, Голосной, Зайченко, Ляшевич, Михалин, Сапунков

МПК: H03M 7/30, H03M 7/42, H04N 1/00

Метки: изображений, передачи, распознаванием, символов, факсимильных

...через, например, нечетные входы блока 42 элементов ИЛИ, поступает в регистр 25, выход котороо подключен к адресным входам БПП 51 и четным входам блока 42 элементов ИЛИ, Благодаря этому на выходе регистра 25 постепенно формируется столбец, имеющий в своей внутренней зоне участок из лог, "1", верхняя из которых соответствует самой верхней точке данного символа, На второй группе выходов БПП 51 при этом формируется код Ь Й, определяющий положение упомянутой верхней лог, "1" в этом столбце. Счетчик 40, подсчитываю- щийТС, непрерывно формирует код й 1, соответствующий номеру первой строки развертки в данной запечатанной полосе, начиная счет от верхней строки оригинала.Кодом У является такая сумма М 1 и Л й, которая совпадает с сигналом...

Номер патента: 610176

Опубликовано: 05.06.1978

Автор: Петров

МПК: G11C 17/00

Метки: блок, вводом, информационно-поисковой, памяти, последовательным, постоянной, символов

...постоянной памяти при посленом вводе символов, допускающего И С целью сокрашения числа галфавитных шин, каждая из нихвует т значениям символов, родного иэ сто символов производится прварительным возбуждением одной из тправляюших шин,На чертеже показана функци альнвясхема блока постоянной памяти,Он содержит алфавитные гориэонтальншины 1, 11 т фрых соответствует двум симу - из первой группы,рой; две управляющие горизонта2 , 2 2, на квжцую и двуволов. Он содержит также вер610176 постоянной памяти на различные поисковыеобразы,Блок постоянной памяти для информационно-поисковой машины с последователь.ным вводом символов, содержащий горизонтальные алфавитные и управляющие шины,вертикальные шины выбора символов и выбора управляющих...

Номер патента: 1809449

Опубликовано: 15.04.1993

Авторы: Балькин, Голосной, Зайченко, Ляшевич, Михалин, Сапунков

МПК: G06K 9/62, H03M 7/30, H03M 7/42, H04N 1/00

Метки: изображений, передачи, распознаванием, символов, факсимильных

...З,б, В этом блоке исключается несущественная, т,е, имеющая минимальный (пороговый) вес, часть области несовпадения. Взвешивание осуществляется суммированием по всем областям поэлементно, Вес каждого элемента несовпадения равен сумме всех элементов изображения в квадрате 3 х 3, окружающем данный. Причем ему присваивается значение 1, если это черный элемент, и О, если он белый (3) (см, фиг, 5). После устранения несущественных частей сравнивают области несовпадения между собой, Выделенную минимальную область несовпадения передают в блок 14 формирования электрического сигнала, соответствующего этой области, На фиг, 2 представлен пример аппаратной реализации этого блока. Принцип работы его следующий,Сформированная в блоке 13 (фиг, 1)...

Номер патента: 455358

Опубликовано: 30.12.1974

Авторы: Гасанов, Осипов

МПК: G08C 19/16

Метки: двоичными, импульсами, информации, передачи, синхронному, тракту, цифровому

...цифровой системы электросвязи лвоичньш импульсный сигнал от независимого отправителя 3 информации поступает на блокпамяти. Импульсы, вырабатываемые генера.тором 5, считыва 1 от информацнонный сипнал с блока памяти. Величины номинальной частоты считывающей импульсной последователыности / и частоты импульсной последовательности ИСтОЧ 11 ИКа ИцфОрМацИИ ЗаПИСИ 1 зн бЕрут раВНЫ- ми. Од 11 ако,вследствие конечной точности начальной установки и нестабильности частот генератора источника информации -Ф-Лз и считы- ОВаЮЩИХ ИМПУЛЬСОВ + Лс В 1 ПРЕОбР аЗУЕМ Ой ЛМ- пульсной последовательности возникает временной сдвиг. Когда значение этого сдвига достигает величины, равной периоду следования считывающих импульсов, происходит пропуск...

Номер патента: 1078653

Опубликовано: 07.03.1984

Авторы: Бруссер, Гор, Сафаров, Финк

МПК: H03M 13/51

Метки: информации, коррекцией, ошибок, передачи, приема

...выход генератора эталонного кода подключен к второму входу первого корректора ошибок и другому входу коррелятора, на передающей стороне введен сумматор по модулю два, входы которого соединены с выходами преобразователя кода, а выход сумматора по модулю два подключен к дополнительным входам регистра и блока сумйаторов по модулю два, на приемной стороне введены последовательно соединенные преобразователь кода дополнительный сумматор по модулю два и первый инвертор, последовательно соединенные первый элемент ИЛИ, второй инвертор, элемент И и третий инвертор, а также выходной блок элементов И и второй элемент ИЛИ, входы которого соединены с первыми выходами второго корректора ошибок, а выход второго элемента ИЛИ подключен к второму входу...