Устройство для вычисления функции х= а +в
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
7/552, 1981, ИИСЛЕНИЯ ФУНК 4) УС ИХ= ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР АВТОРСКОМУ С(57) Изобретение относится к вычислительной технике и может применятьсяв цифровых вычислительных машинахи специализированных вычислительныхустройствах, Цель изобретения - повьшение быстродействия и упрощение устройства, Поставленная цель достигается тем, что в устройство, содержа"щее схему сравнения 1, два коммутатора 2, 3, два сумматора 4, 5, введены третий сумматор 6 и элементНЕ 7. 1 ил,1052 4на элементе НЕ 7 и соединения входапереноса сумматора 6 с шиной " 1".На выходе сумматора 5 образуется/25Формула изобретения 3 150Изобретение относится к вычислительной технике и может быть применено в цифровых вычислительных машинах и специализированных вычислительных устройствах.Цель изобретения - повышение быстродействия при одновременном упрощении устройства.Устройство раелизует приближенный алгоритм в соответствии с выражениями е НА т В 0,960 А + 0,3988,при А т В; А + В = 0,960 В, + 0,398 А, при В. А. Погрешность приближенного алгоритма равна 47.На чертеже представлена функциональная схема устройства.Устройство содержит схему 1 сравнения, первый 2 и второй 3 коммутаторы, первый 4, второй 5 и третий 6 сумматоры и элемент НЕ 7,10 5 20 а Ь Ь Ь значение Х = а -- + - + - + -32 4 8 64с точностью до пятого знака, котороеопределяется приближенным алгоритмомвычисления. Вычисления ведутся в реальном масштабе времени с точностьюне ниже, чем у известного устройства.Благодаря введению новых элементови связей между ними увеличиваетсябыстродействие вычислений. Применение устройства не требует учета масштабного коэффициента 1,04, что даетвозможность использовать устройствов системах, где не предусмотрены операции с числами, большими единицы,например, в цифровых фильтрах, ведущих обработку информации в реальноммасштабе времени.а Ь Ь Ь45а -+ - + - + при а ь Ь, 32 4 8 64 На выходе сумматора 4 образуетсяЬ Ь Ь4 8 644; 8 и 64 осуществляется смещениемразрядов на входах сумматора 4. Зна 50 ачение (а - в ) образуется на выходе3255 сумматора 6. Деление на 32 осуществляется смещением разрядов на входе сумматора 6. Знак перед а/32 (минус) образуется за счет инверсии числа а Устройство работает следующимобразом:При подаче операндов А и В на входы ,схемы 1 сравнения и входы коммутаторов 2 и 3, на выходе коммутатора 2образуется большее из двух входныхчисел, на выходе коммутатора 3 -меньшее из двух входных чисел. Обозначим их соответственно а и Ь, а) Ь.Преобразованные коэффициенты из деся 35тичного кода в двоичный записываются: 0,960 - 0.1111011; 0,398 --0.0110011 в двоичном коде, Погрешность эа счет алгоритма, равная 47. 9 40 определяется точностью пятого знака, С учетом того, что аппаратурная погрешность много меньше погрешности алгоритма, можно аапиоаты а т Ь Уст ойство для вычисления функцииХ = А + В, содержащее первый и второй сумматоры, схему сравнения и первый и второй коммутаторы, причем выход схемы сравнения соединен с управляющими входами первого и второго коммутаторов, о т л и ч а ю - щ е е с я тем, что, с целью повышения быстродействия при одновременном упрощении устройства, в него введены третий сумматор и элемент НЕ,причем первый и второй входы схемы сравнения соединены с первым и вторым информа,ционными входами первого коммутатора и вторым и первым информационными: входами второго коммутатора соответ.ственно и являются соответственно первым и вторым информационными входами устройства, выход первого коммутатора соединен с первым входом третьего сумматора и с входом элемента НЕ, выход которого соединен с вто,рым входом третьего сумматора, выход которого подключен к первому входу второго сумматора, выход которого является выходом устройства, а второй вход соединен с выходом первого сумматора,первый, второй и третий входы которого подключены к выходу второго коммутатора, входы переносов первого и второго сумматоров подключены к входу логического нуля, а третьего сумматора - к входу логической единицы устройства.
СмотретьЗаявка
4375964, 08.02.1988
ПРЕДПРИЯТИЕ ПЯ А-3543
СОЛОВЬЕВ БОРИС ИВАНОВИЧ, СТАРШИНИН ЕВГЕНИЙ ПЕТРОВИЧ
МПК / Метки
МПК: G06F 7/552
Метки: вычисления, функции
Опубликовано: 15.08.1989
Код ссылки
<a href="https://patents.su/2-1501052-ustrojjstvo-dlya-vychisleniya-funkcii-kh-a-v.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для вычисления функции х= а +в</a>
Устройство для сравнения амплитуд первых гармоник двух периодических сигналов
Номер патента: 1597750
Опубликовано: 07.10.1990
МПК: G01R 19/10
Метки: амплитуд, гармоник, двух, первых, периодических, сигналов, сравнения
...коммутатора 4, а выходной сигналсинхронного выпрямителя 9 во второчполовине этого полупериода подключается к блоку 16 памяти, Такое подключение обеспечивается выходным сигналом логического элемента И 22, который вырабатывается с помощью дели 1теля 19 частоты и Т-триггера 20, причем коэффициент делителя 19 частоты25 выбирается таким образом, чтобы искточить влияние переходных процессовна запоминаемое напряжение. Одновременно второй входной сигнал Бачерез второй вход второго коммутатора 1, второй полосовой Аильтр 11и второй Аазовращатель 12 подключен к второму входу коммутатора 4.Поступающие на соответствующие входыкоммутатора 4 сигналы периодическив моменты их положительных максимумов подключаются коммутатором 4 квходу усилителя 5...
Устройство для выделения и вычитания первого импульса из серии
Номер патента: 1718372
Опубликовано: 07.03.1992
Авторы: Авагимов, Максимов, Носко
МПК: H03K 5/153
Метки: выделения, вычитания, импульса, первого, серии
...содержит генератор 1 импульсов, выход которого соединен со счетным входом первого счетчика 2, подключенного своими выходами к первой группе входов элемента 3 сравнения, вторая группа входов которого соединена с выходами регистра 4, входы которого соединены с выходами измерителя 5 временных интервалов, второй вход которого подключен к выходу формирователя 6, вход которого соединен с выходом первого элемента 2 И 7, первый вход которого подключен к инверсному выходу первого асинхронного триггера. Я-вход которого соединен с выходом формирователя 6, а прямой выход - с первым входом второго элемента 2 И 9, второй вход которого подключен к второму входу первого элемента 2 И 7 и к выходу третьего элемента 2 И 10, второй вход которого...
Устройство для решения дифференциального уравнения первого порядка
Номер патента: 395857
Опубликовано: 01.01.1973
Автор: Чварков
МПК: G06G 7/38
Метки: дифференциального, первого, порядка, решения, уравнения
...И 17 и 18, в ре зультате чего на входные резисторы 9 и 11,имеющие малый коэффициент передачи, подаются напряжения сброса У. и Гз. Так как конденсатор обратной связи 7 операционного усилителя б разряжен до нуля, схема срав нения 14 вырабатывает напряжение Г 4, возвращающее триггер 1 б в исходное состояние.На выходе элемента И 18 сигнал отсутствует. Перезарядка конденсатора 7 не происходит. Напряжением 1. происходит разряд кон денсатора б. В регистр преобразователя 2код-аналог последовательного типа заносит ся единица.В момент времени 1 напряжение на выходеустройства становится равным нулю. Сраба 30 тывает схсма сравнения 12, импульс е с выхода которой возвращает триггер 15 в исходноеСоставитель Е. Тимохина Тех ред Т. Кур илко Корректор...
Устройство для сравнения чисел в системе остаточных классов
Номер патента: 873237
Опубликовано: 15.10.1981
Автор: Майзель
МПК: G06F 7/04
Метки: классов, остаточных, системе, сравнения, чисел
...14 через элемент ИЛИ 11 триггер 10 устанавливается в единичное состояние. Тем самым разрешается .прохождение информации через элементы И группы 2 и 24 каждой ячейки анализа. В результатечерез элементы ИЛИ 3. на суммирующие входы сумматоров 4 ячеек анализа подается код из регистра 5 а. на вычитающие входы - код из регистра б. Таким образом вычисляется разность А - В параллельно во всех модулях системы остаточных классов, т.е. определяются числагде1;,- 1 -модуль системы остаточныхклассов.Дальнейшая работа устройства определяется работой блока сравнения на равенство 7. Если блок сравнения на равенство 7 зафиксировал равенство всех чисел д между собой, то он через элемент И 13 разрешает прохождение любого из чисел 4,с выхода элемента ИЛИ...
Устройство для выделения и вычитания первого импульса из серии
Номер патента: 1275655
Опубликовано: 07.12.1986
Автор: Просвирнин
МПК: H03K 5/153
Метки: выделения, вычитания, импульса, первого, серии
...35 40 пульса на выходе формирователя 8 импульсов (фиг.32) должна быть больше длительности отдельного импульса в серии, чтобы пропустить его на выход устройства без изменений.Таким образом, после того как на выходную шину 9 устройства пришел первый импульс из серии (фиг.З), происходит переключение триггера 6. Элемент И 12 открывается и на выходную шину 1 Э устройства поступают все остальные импульсы из серии, кроме первого. Импульс от формирователя 8 импульсов поступает также в измеритель 4 временного интервала, заканчивая тем самым цикл измерения временной задержки пачки относительно сигнала управления .(фиг.Эа),Контур измерения содержит генера тор 1 импульсов, счетчик 2, элемент 5 сравнения, измеритель 4 временных интервалов и...
Предыдущий патент: Устройство для вычисления квадратного корня
Следующий патент: Вычислительный узел цифровой сетки
Случайный патент: Способ стабилизации водно-аммиачного раствора ацетата закиси меди