Шифратор кодов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК И 9) 111) 5114 НфФ ПИСАНИЕ ИЗОБРЕТЕНИ Н(54) ШИФРАТОР К (57) Изобретение от ной технике, а имен информации, и мож для построения кодир ретение позволяет шестнадцатиричные разрядность формиру ряет область примен ратор кодов содерж 1 - 15, элемент ИЛИ 19 задержки, семь и тыре элемента И 27 -антуро Сг) Ж М ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ РСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство ССС561958, кл. Н 03 М 7/22, 1975.Авторское свидетельство СССР881731, кл. Н 03 М 7/22, 1981. ОДОВносится к вычислитель- но к преобразователям ет быть использовано уюших устройств. Изобформировать двоичнокоды, что увеличивает емых сигналов и расшиения устройства. Шифит пятнадцать ключей 16, три элемента 17 - нверторов 20 - 26 и че. 1 ил.1319282 Формула изобретекия Составитель Б. ХодовРедактор И. Шулла Техред И. Верес Корректор М. ШарошиЗаказ 2531/56 Тираж 901 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж 35, Раугиская наб., д. 4/5Производственно-но чиграфинескос предприятие, г. Ужгород, ул. Гроектная. 4 Изобретение относится к вычислительной технике, а именно к преобразователям информации, и может быть использовано для построения кодирующих устройств.Целью изобретения является повышение точности и быстродействия шифратора.На чертеже представлена функциональная схема шифратора кодов.Шифратар кодов содержит первый - пятнадцатый ключи 1 - 15, элемент ИЛИ 16, первый -- третй й элементы 17 - 19 задержки, первый - седьмой инверторы 20 - 26 и первый - четвертый элементы И 27 - 30, а также тактовый вход 31, управляющие входы 32 и выход 33 шифратора.Шифратор кодов работает следующим образом.При подаче тактового импульса То па вход 31 на первых входах ключей 1 - 15 устанавливается логическая единица, которая разрешает в течение времени длительности тактового импульса То передачу двоичной последовательности на соответствующий вход элемента ИЛИ 16 (при условии присутствия управляющего сигнала на одном из управляющих входов). Это обеспечивает получение на выходе 33 шифратора двоичношестнадцатиричной последовательности за время прохождения тактового импульса То, а также устраняются временные искажения, образованные задержанными сигналами, присутствующими после окончания тактового импульса То.Формирование двоичных комбинаций осуществляется путем логических операций над задержанными тактовыми импульсами, Сдвиг осуществляется на одну четвертую, две четвертые и три четвертые длительности тактового импульса на элементах 17 - 19 соответственно, В результате сдвига тактового импульса То на выходах Т - Тз элементов 17 - 19 задержки соответственно формируются следующие двоичные последовательности: 0111, 0011, 0001.Взяв за основу сигналы То, Т Т 2 и Тз возможно получение любой двоично-шестнадцатиричной комбинации. В схеме входные и выходные сигналы связаны следующими логиескими соотношениям;Д= То, Д.= Т; Дз= Т 2, Д= ТП Д 5= Тч,Дв= Тз 1 Дт= Тз, Да= Тз(ТТ 2); Да -- Т 2 Тз,До= ТТз, Д= ТчТз, Д 2= Тз(ТТа); Дз= =ТТз, Д 4= ТТ 2, Дв= Т)Тз.В результате за период прохождения тактового импульса То на соответствующие входы ключевых элементов поступают следующие двоичные последовательности: 0001,10 15 20 25 30 35 40 45 50 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 010, 1011, 1100, 1101, 1110, 1111, При подаче управляющего сигнала на один из входов 32 на выход шифратора поступает соответствующая ему последовательность. Шифратор кодов, содержащий первый - девятый ключи, выходы которых подключены к одноименным входам элемента ИЛИ, выход которого является выходом шифратора, первые входы ключей являются управляющими входами шифратора, первый и второй элементы задержки, вход первого элемента задержки объединен с вторым входом первого ключа и является тактовым входом шифратора, выход первого элемента задержки соединен с вторым водом второго ключа и с входом второго элемента задержки, выход которого соединен с вторым входом третьего ключа, первый и второй инверторы, выходы которь 1 х соединены с вторыми входами соответственно четвертого и пятого ключей, отличающийся тем, что, с целью повышения точности и быстродействия шифратора, в него введены третий элемент задержки, третий - седьмой инверторы, элементы И и десятый - пятнадцатый ключи, выходы которых соединены с одноименными входами элемента ИЛИ, выход третьего элемента задержки соединен непосредственно с вторым входом шестого ключаи и через третий инвертор - со вторым входом седьмого ключа и с первыми входами первого, второго и третьего элементов И, выходы которых соединены непосредственно с вторыми входами соответственно восьмого, девятого и десятого ключей и соответственно через четвертый, пятый и шестой инверторы с вторыми входами одиннадцатого, двенадцатого и тринадцатого ключей, выход четвертого элемента И соединен непосредственно с вторым входом четырнадцатого ключа и через седьмой инвертор с вторым входом пятнадцатого ключа и с вторым входом первого элемента И, второй вход второго элемента И объединен с входами второго инвертора и третьего элемента задержки и подключен к выходу второго элемента задержки, первый вход четвертого элемента И подключен к выходу второго инвертора, вход первого инвертора объединен с вторыми входами третьего и четвертого элементов И и подключен к выходу первого элемента задержки, третьи входы второго - пятнадцатого ключейподключены к тактовому входу шифратора.