Д-триггер

(53) азначения ние быстрод ии переходных и. Устройстный ключ 2, жения постав- введены р тор 12, конСС 98 тво 86,6) 1 О тел К 3 апи СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ГОСУДАРСТВЕННЫЙ НОМИТЕТ СС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЪ(57) Изобретение отимпульсной техникипольэовано при постсистем различного низобретения - повышвия эа счет интенспроцессов в режимево содержит двунапрэлементы 3, 4. Дляленной цели в устро транзистор 11, и-трденсаторы 9, 10.30Изобретение относится к импульсной техник и может быть использовано при построении триггерных систем различного назначения.Целью изобретения является повышение быстродействия за счет интенсификации переходных процессов в режиме записи.На чертеже представлена электрическая принципиальная схема Р-тригге-ра,Устройство содержит шину 1, соединенную с последовательно соединенными двунаправленным ключом 2, первым 3и вторым 4 инверторами, выход последнего соединен с входом первого инвертора 3, прямая 5 и инверсная 6 шинысинхронизации соединены с соответстВующими входами управления двунаправленного ключа 2, шину 7 питания, общую шину 8, первый 9 и второй 1 О конденсаторы, р- и п-транзисторы 1 и12, первые выводы первого 9 и второго 10 конденсаторов соединены соответственно с прямой 5 и инверсной 6шинами синхронизации и с затворамир-транзистора 11 и и-транзистора 2,а вторые выводы - соответственно состоком и-транэистора 12, истоком итранзистора второго инвертора 4 истоком р-транзистора 11, истоком ртранзистора второго инвертора 4, истоки р- и и-транзисторови 12 соединены соответственно с шиной 7 питания и общей шиной 8, выход второгоинвертора 4 соединен с прямой выходной шиной 13, выход первого инвертора3 соединен с инверсной выходной шиной 14.Р-триггер работает следующим Образом.Предположим, что триггер находится в состоянии хранения логическогонуля, при этом на шинах 5 и 6 присутствует комбинация сигналов "1 О"двунаправленный ключ 2 закрыт, транзисторы 11 и 12 открыты, на шине 13потенциал нуля, на шине 14 потенциаллогической еденицы следовательно,открыт транзистор инвертора 4. Инверторы 2 и 4 образуют бистабильную схему, которая и сохраняет записаннуюинформацию. При изменении потенциалов на шинах 5 и 6 на противоположные(т.е. комбинация сигналов "01") происходит запись в триггер логическойединицы. При этом закрываются транзисторы 1 1 и 12, при подаче на однуиэ обкладок емкостей 9 и 10 потенциалов шин 5 и 6 соответственно "0"н ии 1 цепи питания инвертора 4 отключаются на время переходных процессов от шин питания и общей, Одновременно открывается двунаправленный ключ 2 и шина 13 начинает заряжаться до логической единицы через цепь ключа 2. При подаче на шины 5 и 6 комбинации сигналов "10" триггер переходит в режим хранения логической единицы, аналогичный описанному режиму хранения логического нуля.Увеличение величины емкостей конденсаторов приводит к увеличению быстродействия триггера, но только до определенного предела, после которого параметры форсирующих цепей определяются В основном размерами (сопротивлением) транзисторов инвертора 4, а также внутренним сопротивлением источников сигналов синхронизации. Увеличение емкостей конденсаторов приводит также к увеличению времени, необходимого для перезаряда емкостей этих конденсаторов, с соответствующим увеличением потребляемои мощностиф Поэтому величины емкостей конденсаторов 9 и 10 Выбираются по критерию оптимума между быстродействием и потребляемой мощностью.Формула изобретенияР-триггер на КМДП-транзисторах, содержащий входную шину, соединенную с первым входом - выходом двунаправленного ключа, последовательно со-. единенного с первым и вторым инверторами, выход которого соединен с входами первого инвертора, прямая и инверсная шины синхронизации соединены с соответствующими входами управления двунаправленного ключа,шины питания и общую шину, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены первый и второй конденсаторы и р- и п-транзисторы, первые выводы первого и второго конденсаторов соединены соответственно с прямой и инверсной шинами синхронизации и с затворами ртранзистора и п-транзистора, Вторые выводы первого и второго конденсаторов соединены соответственно со стоком п-транзистора, истоком, п-транзистора .второго инвертора и стоком р-транзистора, истоком р-транзистора второго инвертора, истоки р- и птранзисторов соединены соответственно с шиной питания и общей.