Устройство для автоматического выравнивания эмиттерных токов параллельно включенных транзисторов

.)34 ЯМдТЪан- на- наний ммина,ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(53) 621.316,7221 (088.8) (56) Вексйера Г.С. Электропитание спецаппаратуры. Киев, 1979, с. 247- 248.Копев, Источники вторичног 8 электропитания. М,: 1983, с. 103-104. (54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО ВЫРАВНИВАНИЯ ЭМИТТЕРНЫХ ТОКОВ ПАРАЛЛЕЛЬНО ВКЛЮЧЕННЫХ ТРАНЗИСТОРОВ (57) Изобретение относится к электротехнике и может быть использовано в стабилизаторах напряжения электроапспаратуры. Устройство позволяет равно.мерно распределить мощность между транзисторами 1 и 2, Для более точного выравнивания эмиттерных токов применен операционный усилитель 5Величина тока, проходящего через тр зисторы 1 и 2, зависит от падения пряжения на резисторах 3 и 4. При .личин неравенства падений напряже их разность поступает на входы су рующего усилителя 5. С .выхода усилителя 5 поступает сигнал на базу тра зистора 2. Полярность сигнала таков что разность падений напряжений на резисторах 3 и 4 уменьшается, 1 ил,Формула из обре тения Составитель ДамирянТехред И.Попович КорректорС. Шекмар Редактор М. Бандура Заказ 1310/48 Тираж 864 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж,Раушская наб д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4 1 13040Изобретение относится к электротехнике и может быть использовано в устройствах электропитания электронной аппаратуры.Цель изобретения - равномерное рас пределение и снижение мощности в параллельно включенных транзисторах.На чертеже представлено предлагаемое устройство.Устройство для автоматического вы- щ равнивания эмиттерных токов параллельно включенных транзисторов содержит первый 1 и второй 2 транзисторы,первый 3 и второй 4 эмиттерные резисторы, суммирующий усилитель 5, первый 15 б и второй 7 базовые резисторы. При этом первый 1 и второй 2 параллельно включенные транзисторы соединены коллекторами между собой, первый 3 и второй 4 эмиттерные резисторы первыми 20 выводами соединены с эмиттерами первого 1 и второго 2 транзисторов соответственно, а вторыми выводами соединены между собой, первый и второй базовые резисторы первыми выводами 25 соединены между собой, а вторыми соединены с базами первого 1 и второго 2 транзисторов, Инвертирующий вход суммирующего усилителя 5 соединен с эмиттером второго транзистора 2,не- ЗО инвертирующий вход соединен с эмиттером первого транзистора 1, а выход соединен с базой второго транзистора 2.Устройство работает следующим образом.При прохождении тока через транзисторы 1 и 2 его величина зависит предварительно от падения напряжения на эмиттерных резисторах 3 и 4 на пе" 40 реходах эмиттер - база транзисторов 1,2 от коэффициента усиления транзисторов 1,2 и от величины сопротивления, базовых резисторов, т, е. в общем слу 07 2чае распределяется неравномерно.Приэтом падения напряжения на эмиттерных резисторах 3 и 4 не равны другдругу, При наличии неравенства паде-ний нацряжений разность их поступает на входы суммирующего усилителя5, и на выходе усилителя появляетсясигнал, подаваемый дополнительно набазу второго транзистора 2, причемполярность сигналов такова, что токв его эмиттерной цепи изменяется таким образом, чтобы разность паденийнапряжения на эмиттерных резисторах3 и 4 уменьшилась. Этот процесс происходит до практически полного выравнивания токов в эмиттерных резисторах3,4 и в случае равенства их сопротивлений - до полного выравнивания мгновенных токов через транзисторы 1 и 2,Устройство для автоматического вы" равнивания эмиттерных токов параллельно включенных транзисторов, содержащее первый и второй транзисторы,коллекторы которых соединены между со" бой, первый и второй эмиттерные резисторы, .первые выводы которых соеди" иены с,эмиттерами первого и второго транзисторов соответственно, а вторые выводы соединены между собой, о тл и ч а ю щ е е с я тем, что, с целью уменьшения рассеиваемой мощности, введены: суммирующий усилитель, первый и второй базовые резисторы, первые выводы которых соединены между собой, а вторые выводы соединены с базами первого и второго транзис" торов соответственно, инвертирующий вход суммирующего усилителя соединен с эмиттером второго транзистора,неинвертирующий вход соединен с эмиттером первого транзистора, а выход соединен с базой второго транзистора.