Функциональный преобразователь трех переменных
Описание | Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Описание
Функциональный преобразователь трех переменных, содержащий три счетчика, первый регистр, блок памяти, блок управления и накапливающий сумматор, выход которого соединен с выходом преобразователя, установочные входы счетчиков соединены с соответствующими входами переменных преобразователя, выходы счетчиков соединены соответственно с первого по третий адресными входами блока памяти, выход которого соединен с информационным входом первого регистра, первый выход блока управления соединен с входами разрешения записи счетчиков, выходы блока управления со второго по восьмой соединены соответственно с входом разрешения чтения блока памяти, входом разрешения записи первого регистра, счетным входом первого счетчика, счетным входом второго счетчика, счетным входом третьего счетчика, входом обнуления накапливающего сумматора и тактовым входом накапливающего сумматора, отличающийся тем, что, с целью повышения быстродействия, в него введены со второго по шестой регистры, три коммутатора, дешифратор, три схемы сравнения, блок вычитания и блок умножения, информационные входы регистров со второго по четвертый соединены соответственно с входом с первой по третью переменных преобразователя, входы разрешения записи со второго по пятый регистров соединены с первым выходом блока управления, выходы с девятого по двенадцатый которого соединены соответственно с управляющим входом первого коммутатора, управляющим входом второго коммутатора, входом разрешения записи шестого регистра и управляющим входом третьего коммутатора, первый и второй информационный входы которого соединены с выходами соответственно первого и шестого регистров, информационный вход шестого регистра соединен с выходом блока памяти и первым информационным входом второго коммутатора, выход и второй информационный вход которого соединены соответственно с информационным входом накапливающего сумматора и выходом блока умножения, первый и второй входы которого соединены соответственно с выходом блока вычитания и выходом первого коммутатора, информационные входы первого по третий которого соединены с выходами соответственно со второго по четвертый регистров, первые выходы схем сравнения с первой по третью соединены соответственно с выходами второго, третьего и четвертого регистров, вторые входы схем сравнения с первой по третью соединены с выходами соответственно третьего, четвертого и второго регистров, прямые и инверсные выходы схем сравнения соединены со входом дешифратора, выход которого подключен к входу блока управления, вход и выход пятого регистра соединены соответственно с входом задания функции преобразователя и четвертым адресным входом блока памяти, первый и второй выходы третьего коммутатора соединены с входами соответственно уменьшаемого и вычитаемого блока вычитания, причем блок управления содержит счетчик, управляемый делитель частоты, элемент И, триггер и блок памяти, первый адресный вход которого подключен к выходу счетчика, счетный вход которого соединен с выходом управляемого делителя частоты, тактовый вход которого соединен с выходом элемента И, первый и второй входы которого соединены соответственно с прямым выходом триггера и входом тактовой частоты блока управления, вход пуска и выход готовности которого соединены соответственно с входом установки в единицу триггера и его инверсным выходом, выходы блока памяти с первого по двенадцатый соединены с соответствующими выходами блока управления, тринадцатый выход и второй адресный вход блока памяти соединены соответственно с управляющим входом управляемого делителя частоты и входом блока управления, четырнадцатый выход блока памяти соединен с входами установки в ноль счетчика и триггера.
Заявка
3625209/24, 18.07.1983
Казинов С. В, Цикалов В. А
МПК / Метки
МПК: G06F 17/17
Метки: переменных, трех, функциональный
Опубликовано: 27.12.2005
Код ссылки
<a href="https://patents.su/2-1284399-funkcionalnyjj-preobrazovatel-trekh-peremennykh.html" target="_blank" rel="follow" title="База патентов СССР">Функциональный преобразователь трех переменных</a>
Измеритель отношения напряжений
Номер патента: 1150565
Опубликовано: 15.04.1985
МПК: G01R 19/10
Метки: измеритель, напряжений, отношения
...соединены с соответствующими входами суммарно-разностного блока, второйвыход первого разветвителя подключен к первому входу сумматора непосредственно, суммарный выход суммарно-разностного блока подключенк второму входу сумматора через первую линию задержки, второй выходвторого разветвителя подключен ктретьему входу сумматора через вторую линию задержки, разностный выход суммарно-разностного блока подключен к четвертому входу сумматора через третью линию задержки,второй выход генератора подключенк первому входу фазометра, второйвход которого соединен с выходомполосового усилителя огибающей, причем выход фазометра подключен к выходу устройства.На чертеже приведена функциональная схема устройства.Измеритель отношения напряженийсодержит...
Мультиплексный канал с косвенной адресацией памяти
Номер патента: 514287
Опубликовано: 15.05.1976
Авторы: Буряченко, Доля, Редченкова
МПК: G06F 3/04
Метки: адресацией, канал, косвенной, мультиплексный, памяти
...номер внешнего устройства с регистра подканала 3 переписывается на регистр адреса адресной памяти, а содержимое регистра 9 - ,на регистр слова адрес ной памяти. В первом цикле обращения кблоку памяти 7 происходит запись номера рабочей зоны основной памяти, выделенной в данный момент внешнему устройству, в ячейку таблицы адресов зон основной памяти, закрепленную за этим внешним устройством. После записи в таблицу адресов зон основной памяти содержимое младших разрядов регистра 9 переписывается через преобразователь кода адреса 8 на регистр слова блока памяти 7, а содержимое старших разрядов регистра 9 - на место младших разрядов регистра адреса блока памяти 7, формируя адрес в таблице за.нятости (неиправности) зон основной памяти,...
Мультиплексный канал с динамическим распределением памяти
Номер патента: 526877
Опубликовано: 30.08.1976
Авторы: Буряченко, Доля, Редченкова, Шепелева
МПК: G06F 3/04
Метки: динамическим, канал, мультиплексный, памяти, распределением
...поля блока 11 резервной памяти.11 ри полном отказе блока 7 адресной памяти блок 1 резервной памяти использустс так жс, как и прп Отказе Отдельных ячсск адресной памяти. Замещение ячеек производится в прсдслах возможностей резервной памяти.При полном отказе блока 13 основной памяти вся передаваемая и управляющая информация размещается в блоке 7, а функции адресной памяти полностью перекладываются на блок 11 резервной памяти. Лдресная память разбивается на зоны с объемом, достаточным для хранения передаваемой и управляющей информации подканала. Лдресация зон адресной памяти осуществляется старшими разрядами адреса ячеек. Поиск свободной (исправной) зоны в адресной памяти происходит аналогично описанному выше для основной памяти с...
Устройство для контроля логических блоков
Номер патента: 1352624
Опубликовано: 15.11.1987
Авторы: Вилинский, Гроль, Журбенко, Иванов, Карачун, Романкевич, Старовойт
МПК: G06F 11/30
Метки: блоков, логических
...также подачу по заранее определенным контактам детерминированной испытательной последовательности.но существенно только при поступлении тактового сигнала, стробирующего занесение информации с "парафазных" входных контактов в объект контроля,Введение режима парафазности обеспечивает возможность проверки блоков, содержащих, например, тактируемые КБ-триггеры, для которых наличие одинаковых сигналов на К и Б-входах в момент снятия тактового сигнала приводит к неопределенному сосостоянию выхода триггера.Отработка режима парафазности происходит в два цикла. В первом цик. ле режима совпадения единичного признака псевдослучайности (ПС=1) по второму выходу блока 11 памяти и признака парафазности (ПФ = 1) по второму выходу блока 3 памяти приво....
Устройство для выделения области во внешней памяти
Номер патента: 1575192
Опубликовано: 30.06.1990
Авторы: Бенкевич, Зарецкий, Мазаник, Сорокин
МПК: G06F 13/00
Метки: внешней, выделения, области, памяти
...ИмпульсРс элемента 18 задержки через единственно открытый элемент И 24 в одном из блоков 2 анализа свободных участков внешней памяти подается на разрешающий вход соответствующего регистра 25 и начальный адрес оптимального участка внешней памяти из регистра 25 переписывается в регистр 4, Кроме того, на выходе элемента ИЛИ 26 одного из блоков 2 анализа свободных участков внешней памяти, на котором выделен свободный участок памяти, появляется единичный импульс, который подается на разрешающий вход дополнительного регистра 27 и код номера внешнего носителя из дополнительного регистра 27 переписывается в ре-. гистр 5. В том случае, если нет свободного участка памяти, размер которого больше или равен требуемому, в момент возникновения...
Предыдущий патент: Способ испытания образца материала на прочность
Следующий патент: Система регулирования давления воздуха в гермокабине летательного аппарата
Случайный патент: Способ получения 2-сульфаниламиио-4-метилтиазола