Устройство для фильтрации пространственных частот

Номер патента: 922763

Опубликовано: 23.04.1982

Авторы: Никонов, Шемаров

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...сигнал занесения в регистр 6на шестом выходе блока 1 управленияи сигнал восстановления счетчика2 на первом выходе блока 1 управления при сигнале на четвертом выходеблока 1 управления равному логическому нулю. в результате чего в 1 -омразряде счетчика 2 восстанавливаетсязначение логической единицы, а позаднему Фронту сигнала на шестом выходе блока 1 управления в регистр 6заносится адрес второго операндаи-ой пары, В первой половине пятого такта вырабатывается сигнал натретьем выходе блока 1 управления,по которому в счетчик 2 добавляется.единица и тем самым адресуется11-ая пара операндов, а во второй половине вырабатывается сигнал на первом выходе блока 1 управлений, присигнале на четвертом выходе блока 1управления, равному логическому...

Номер патента: 999062

Опубликовано: 23.02.1983

Авторы: Леусенко, Шемаров

МПК: G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...тактах йа первом .выходе блока. 1 управления вырабатываются сигналы, по положительному перепаду которыхв первый счетчик 2 добавляются три единицы, чем адресуется первый операнд и+1-й пары операндов, Кроме того, в девятом такте на третьем выходе блока 1 управления вырабатывает. ся сигнал, по отрицательному перепау которого в регистр 6 заносится.ЭЗ адрес первого операнда и+1-й пары.В десятом и одиннадцатом тактах управляющие сигналы не вырабатываются. В двенадцатом такте на первом выхо 46 де блока 1 управления вырабатывается сигнал, по положительному перепаду которого в первый счетчик 2 добавляется единица, чем адресуется второй операнд и+1-й пары. Кроме4 того, на третьем выходе в двенадцатом такте блока 1 управления вырабатывается сигнал,...

Номер патента: 1005071

Опубликовано: 15.03.1983

Автор: Никонов

МПК: G06F 17/14

Метки: быстрого, коэффициентов, преобразования, тригонометрических, формирования, фурье

...разряда счетчика 1 постоянного уровня логической единицы.,Ввиду того, что значение и-го разряда суммы СТ+05+РК в алгоритме не используется, сумма тор выбран (п)-разрядным.В ПЗУ 7 записаны 2 взначений четверти периода синусоидальной2 п -1 7 с функции от 51 п 0 до 51 п( 22 )Формирователь 18 формирует короткий импульс по заднему фронту каждого ТИ.Устройство работает следукщим образом. 30.Вначале на вход 12 устройства подается импульс первоначальной установки ПУ, по которому в.нулевое состояние устанавливается счетчик 1 и в единИчное состояние триггеры 3 и 14. На вход 9 устройства подается код, соответствующий номеру выполняемого слоя БПФ. В первом слое БПФ подается 4 О код 111.1, во втором 0111, в третьем код 10111 и т.д.,Такой код может...

Номер патента: 1056206

Опубликовано: 23.11.1983

Авторы: Карташевич, Ходосевич

МПК: G06F 17/14

Метки: алгоритма, безызбыточного, быстрого, преобразования, реализации, фурье

...регистра итераций, параллельный выходрегистра итераций подключен к второму информационному входу узла элементов И, выход первого разряда регистра итераций подключен к управляющему входу узла элементов И, к второмувходу элемента И и к четвертому входуузла блокировки, выход (и+1)-го разряда регистра итераций подключен кпятому входу узла блокировки, выходузла Формирования инверсного кодаподключен к суммирующим входам первого и второго вычитателей, выходыкоторых поразрядно подключены к инфор 1056206мационным входам разрядов с второгопо (и+1)"ый первого и второго кольцевых регистров сдвига соответственно, входы управления сдвигом перяо 1 ои второго кольцевык регистров сдвига 5подключены соответственно к первомуи второму выходам узла...

Номер патента: 1080149

Опубликовано: 15.03.1984

Автор: Шемаров

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...при этом тактовый вход счет"чика и первые входы элементов 2 И-НЕобъединены.между собой и являютсятактовым входом устройства, инфор- бОмационный выход счетчика подключенк адресному входу узла постоянной,памятк, вход старшего разряда,адресного входа которого подключенк выходу старшего разряда дешифра тора, первый информационный выходузла постоянной памяти подключен ковторому входу первого элемента2 И-НЕ, выход которого подключен ксуммирунщему входу первого реверсивного счетчика, второй информационный выход узла постоянной памятисоединен со вторым входом второго элемента 2 И-НЕ,.выход которогоподключен к вычитакщему входу первого реверсивного счетчика, третийинформационный выход узла постоянной памяти соединен со вторым входомтретьего...