Преобразователь постоянного напряжения в частоту следования импульсов

(51)4 Н 03 М 1/5 ПИСАНИЕ ИЗОБРЕТЕН ВТОРСНОМУ СВ(54 л и с в сое ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство ССУ 457178, кл, Н 03 И 1/50, 1975.Авторское свидетельство СССРУ 394938, кл. Н 03 М 1/50, 1970.Патент США В 3877020,кл. Н 03 М 1/50, 1979.(57) ПРЕОБРАЗОВАТЕЛЬ ПОСТОЯННОГО ЯЖЕНИЯ В ЧАСТОТУ СЛЕДОВАНИЯ ИМСОВ, содержащий источники входи опорного напряжений,интеграпороговый элемент, триггер,первый и второй резисторы, свопервыми выводами соединенные одом интегратора, выход которого инеи с входом порогового элемено т л и ч а ю щ и й с я тем,что, с целью повышения точности, в него введен генератор импульсов нормированной длительности, второй, третий, четвертый и пятый ключи, причемвторые выводы первого и второго резисторов соответственно через второйи пятый ключи соединены с источникомвходного напряжения, а через третийи четвертый ключи - с выходом перво"го ключа, первый вход первого ключасоединен с источником опорного напряжения, а второй вход - с общей шинойустройства, выход порогового элемента соединен с входом генератора импульсов нормированной длительности,выход которого соединен с управляющимвходом первого ключа и счетным входом триггера, прямой выход триггерасоединен с управляющими входами второго и третьего ключей, а инверсныйвыход - с управляющими входами четвертого и пятого ключей.5079/56 Тираж 872ВНИК 1 И Государственного копо делам изобретений и113035, Москва, Ж, Раушска Подписноемитета СССРоткрытийя наб., д, 4/ ака ал ППП "Патент", г.Ужгород, ул,Проектная, 4 1Изобретение относится к информационно-измерительной технике, и может быть использовано в системах автоматики для преобразования сигналов с датчиков. 5Цель изобретения - повышение точности преобразования путем исключения погрешности от наиболее нестабильных элементов - резисторов.На фиг. 1 представлена блок-схема 1 О устройства; на фиг. 2 - диаграммы напряжений. Устройство содержит источник 1 выходного напряжения, источник 2 ц опорного напряжения, ключ 3, генератор 4 импульсов нормированной дли;тельности, резисторы 5 и 6, последо. вательно соединенные интегратор 7 и пороговый элемент 8, ключи 9 - 12, 20 триггер 13. Причем выход источника 1 входного напряжения соединен с входами ключей 9 и 12, выход источника 2 опорного напряжения соединен с первым входом ключа 3, второй вход 25 которого соединен с общей шиной устройства, выход ключа 3 соединен с входами ключей 10 и 11, выходы ключей 11 и 9 через резистор 5, а выходы ключей 10 и 12 через резис- ЗО тор 6 соединены с входом интегратора 7, йыход порогового элемента 8 соединен с входом генератора 4 импульсов нормированной длительности, выход генератора 4 соединен с управ- з35 ляющим входом ключа 3 и счетным входом триггера 13, прямой выход триггера 13 соединен с управляющими ,входами ключей 9 и 10, а инверсный выход триггера 13 соединен с управляющими входами ключей 11 и 12. Устройство работает следующим образомПусть ключ 3 разомкнут, триггер 13 находится в единичном состоянии.Тогда ключи 9 и 10 замкнуты, а 11 и 12 - разомкнуты. Напряжение с выхода источника 1 входного напряжения через ключ 9 и резистор 5 поступает .на вход интегратора 7. Когда напряжение на выходе интегратора 7 достигнет уровня срабатывания порогового элемента 8, на выходе последнего появляется сигнал, запускающий генера" тор 4 импульсов нормированной длительности, управляющий ключом 3.В течение нормированного интервала времени.(фиг, 2 б) напряжение с выхода источника 2 опорного напряжения поступает через ключи 3, 10 и резистор 6 на вход интегратора 7, на выходе последнего происходит эталонный сброс напряжения (фиг. 2 а), По . окончании действия эталонного импульса триггер .13 переходит в нулевое состояние (фиг. 2 в), и управляемые им ключи также переходят в противоположное состояние - ключи 11 и 12 замыкаются, а ключи 9 и 10 размыкаются, Далее все происходит как и в предыдущем такте, но входной сигнал поступает не через резистор 5, а через резистор 6, а эталонный импульс поступает не через резистор 6, а через резистор 5. Далее процесс повторяется, при этом погрешности от изменения сопротивления резисторов 5 и 6 в нечетных тактах компенсируются в каждом последующем четном такте, Условием полной компенсации погрешностей является равенство сопротивлений резисторов 5 и 6;