Осциллограф с матричным экраном

129529 1 первым управляющим входом логического блока, первый выход которого соединен с счетным входом первого реверсивного счетчика импульсов, а второй выход - с счетным входом второго реверсивного счетчика импульсов, выходы которого сое динены с вторыми входами первого мультиплексора, а информационные входы - с информационными входами первого реверсивного счет чика импульсов и выходами первого коммутатора, второй управляющий вход логического блока и входысинхронизации первого и второго реверсивных счетчиков импульсов,первого и второго мультиплексоров,первого и второго коммутаторов и регистров соединены с пятьп и последующими выходами блока синхронизации, причем разрядность первогореверсивного счетчика на один разряд вьппе, чем второго.Изобретение относится к электроизмерительной технике и может бытьиспользовано в составе измерительных,комплексов.Известен осциллограф с матрич 5ным экраном, содержащий усилительисследуемого, сигнала, вход которого соединен с шиной исследуемого сигнала, а выход - через аналого-цифровой преобразователь, блок адресации и записи, буферный запоминающий блок и усилитель считывания - с строками матричного экранастолбцы которого соединены с первыми выходами коммутатора адресныхстолбцов, вторые выходы которыхсоединены с вторыми входами буферного запоминающего устройства, атактовый вход - с первым выходомблока синхронизации и развертки,второй и третий выходы которогосоединены с вторыми входами аналого-циФрового преобразователя иблока адресации и записи, а входс выходом коммутатора адресных столб цов, причем блок синхронизации иразвертки соединен с декадным и"плавным переключателями длительности развеотки 1 ,Недостатками этого устройства яв" З,ляются малая оперативность измерения длительности участков исследуемого сигнала, низкие точность измерений и достоверность отображения формы исследуемого сигнала.35Наиболее близким к изобретениюявляется осциллограф с матричнымэкраном, содержащий усилитель исследуемого сигнала, вход которого соединен с шиной исследуемого сигнала, а выход - с первым входоманалого-цифрового преобразователя,второй вход которого соединен спервым выходом блока синхронизапии, а выходы - с информационнымивходами запоминающего блока, адресными входами соединенного с первыми выходами блока адресации, тактовый вход которого соединен с вторым выходом блока синхронизации, авторые выходы - с первыми входамиформирователя сигнала маркера, вторые входы которого соединены с шиной кода местонахождения маркера,а управляющий вход - с третьим выходом блока синхронизации, генератор тактовых импульсов и блок развертки, первые выходы которогосоединены с столбцами матричногоэкрана, тактовый вход - с четвертым выходом блока синхронизации, авторой выход - с первым входом блока синхронизации причем движкипереключателей циклов счета, десятичных запятых и букв табло механически связаны с движком декадного переключателя длительности .развертки, а неподвижные ламели переключателей соединены с буквамии десятичными запятыми табло, цифровая часть которого соединена свыходами блока памяти и управлениятабло, а общий электрод - с первымполюсом источника возбуждающего напряжения, вторым полюсом соединенного с движками переключателейдесятичных запятых и букв табло ипервым входом блока памяти и уп11295 О 20 ЭО 35 40 45 50 55 3равления табло, кодовые входы которого соединены с выходами счетчика импульсов сигнала маркера, авторой вход - с первым выходомсчетчика циклов счета, второй выход которого соединен с первымвходом счетчика импульсов сигналамаркера, а входы - с ламелями переключателя циклов счета, движоккоторого механически связан с движком плавного переключателя длительности развертки и соединен с выходом блока развертки и первым входом формирователя сигнала маркера,выход которого соединен с тактовымвходом счетчика импульсов сигналамаркера и строкой матричного экрана, причем строки матричного экрана соединены через усилители считывания с выходами запоминающего блока, а выход генератора тактовых импульсов - с входом блока синхронизации 23,Недостатками этого устройстваявляются низкие точность измеренийи достоверность отображения формыисследуемого сигнала,Цель изобретения - повышение точности измерений и достоверностиотображения формы исследуемого сигнала.,Цель достигается тем, что осциллограф с матричным экраном, содержащий усилитель исследуемогосигнала, вход которого соединен сшиной исследуемого сигнала, а выход - с первым входом аналого-цифрового преобразователя, второйвход которого соединен с первьщ выходом блока синхронизации, а выходы - с информационными входами запоминающего блока, адресными входами соединенного с первыми выходами блока адресации, тактовый входкоторого соединенс вторым выходомблока синхронизации, а вторые выходы блока адресации - с первымивходами формирователя сигнала маркера, вторые входы которого соединены с шиной кода местонахождениямаркера, а управляющий вход - стретьим выходом блока синхронизации, генератор тактовых импульсови блок развертки, первые выходыкоторого соединены со столбцамиматричного экрана, тактовый вход -с четвертым выходом блока синхронизации, а второй выход - с первымвходом блока синхронизации, снаб 294жен двумя реверсивньюи счетчиками импульсов, двумя мультиплексорами, компаратором кодов, блоком синтезации знаков, двумя коммутаторами, логическим блоком, регистрами, буферным запоминающим блоком и блоком пересчета, тактовый вход которого соединен с выходом генератора тактовых импульсов и. входом логического блока, а выходы - с входами блока синхронизации и первыми входами второго мультиплексора, вторые входы которого соединены с выходами первого реверсивного счетчика импульсов и первыми входами первого мультиплексора, а выходы - с адресными входами буферного запоминающего блока, выходами соединенного с первыми входами второго коммутатора, вторые входы которого соединены с выходами блока синтезации знаков, а выходы - с информационными входами регистров, выходы которых соединены со строками матричного экрана, причем вторые входы блока синтезации знаков соединены с первыми выходами блока адресации, третий вход - с выходом формирователя сигнала маркера, а первые входы - с выходами запоминающего блок первыми входами первого коммутатора и вторыми входами компаратора кодов, первые входы которого соединены с выходами первого мультинлексора, первый выход - с входами сложение-вычитание первого и второго реверсивных счетчиков им-. пульсов, а второй выход - с первым управляющим входом логического блока, первый выход которого соеди нен с счетным входом первого реверсивного счетчика импульсов, а второй выход - с счетным входом второго реверсивного счетчика импульсов, выходы которого соединены с вторыми входами первого муЛ типлексора, а информационные входы - с информационными входами первого реверсивного счетчика импульсов и выходами первого коммутатора, второй управляющий вход логического блока.и входы синхро низации первого и второго реверсивных счетчиков импульсов, первого и второго мультиплексоров, первого и второго коммутаторов и регистров соединены с пятым и по следующими выходами блока синхронизации, причем разрядность первого реверсивного счетчика на одинразряд выше, чем второго,На фиг, 1 представпена структурная электрическая схема устройства;на фиг. 2 - алгоритм работы,Устройство состоит из генератора 1 тактовых импульсов, усилителя 2 исследуемого сигнала, аналого-цифрового преобразователя(АЦП) 3, запоминающего. блока 4,блока 5 адресации, формирователя6 сигнала маркера, блока 7 развертки, матричного экрана 8, блока 9 синхронизации, первого и второго реверсивных счетчиков 10 и 11импульсов, первого мультиплексора12, компаратора 13 кодов, блока 14синтезации знаков, первого коммутатора 15, логического блока 16,регистров 17второго коммутатора18, буферного запоминающего блока19, блока 20 пересчета и второгомультиплексора 21Вход усилителя2 исследуемого сигнала соединен сшиной исследуемого сигнала, а выход - с первым входом АЦП 3, второй вход которого соединен с первым выходом блока 9 синхронизации,а выходы - с информационными входами запоминающего блока 4, адресными входами соединенного с первыми выходами блока 5 адресации,тактовый вход которого соединен свторым выходом блока 9 синхрониза, ции, а вторые выходы - с первымивходами формирователя 6 сигналамаркера, вторые входы которогосоединены с шиной кода местонахождения маркера,а управляющий вход - с"третьим выходом блока 9 синхронизации, генератор 1 тактовых им-пульсов и блок 7 развертки, первыевыходы которого, соединены с столбцамя"матричного экрана 8, тактовый вход - с четвертым выходом блока 9 синхронизации, а второй выход - с первым входом блока 9 синхронизации.1Тактовый вход блока 20 пересчета соединен с выходом генератора 1тактовых импульсов с первым входомлогического блока 16, а выходы - свходами блока 9 синхронизации и первыми входами второго мультиплексора 21, вторые входы которого соединены с выходами первого реверсивного счетчика 10 импульсов и первыми входами первого мультиплексора 12, а выходы - с адресными входами буферного запоминающего блока 19, выходами соединенного с пер выми входами второго коммутатора18, вторые входы которого соединены с выходами блока 14 синтезациизнаков, а выходы - с информационными входами регистров 17, выходы 10которых соединены с строками матричного экрана 8, причем вторыевходы блока 14 синтезации знаковсоединены с первыми выходами блока 5 адресации, третий вход - с 15 выходом Формирователя 6 сигналамаркера, а кривые входы - с выходами запоминающего блока 4, первыми входами первого коммутатора15 и вторыми входами компаратора 20 13 кодов, первые входы которогосоединены с выходами первого мультиплексора 12, первый вьгод - свходами сложение - вычитание первого и второго реверсивных счетчи ков 10 и 11 импульсов, а второй выход - с управляющим входом логического блока 16, первый вылод которого соединен с тактовым входомпервого реверсивного счетчика 10импульсов, а второй выход - с тактовым входом второго реверсивногосчетчика 11 импульсов, выходы которого соединены с вторыми входамипервого мультиплексора 12, а информационные входы - с информационными входами первого реверсивного счетчика 10 импульсов и выходами первого коммутатора 15, второйуправляющий вход логического блока16 и входы синхронизации первого ивторого реверсивных счетчиков 10и 11 импульсов, первого и второгомультиплексоров 12 и 21, первого ивторого коммутаторов 15, 18 и регистров 17 соединены с пятым и последующими выходами блоке 9 синхронизации, причем разрядность первогореверсивного счетчика импульсов наодин разряд вьппе, чем второго. Фор-.,мирователь 6 сигнала маркера выполнен в виде блока совпадения кодов.Блок 9 синхронизации выпслнен в виде постоянного запоминающего блока,адреса которого образуют входы, аинформационные выходы - выходы блока 9 синхронизации, Логическийблок 16 выполнен в виде совокупности логических элементов и выполняетфункцииго счетчика 11 при помощи первого мультиплексора 12 к первым входам компаратора 13 кодов, на вторые входы которого поступает код с запоминающего блока 4. В зависимости от поступивших кодов компаратор 13 формирует сигналы, которые переводят счетчики 10 и 11 для счета на сложение, или вычитание, или запрета счета.Импульсы тактовой частоты, поступаюшие через логический блок 16 на счетные входы счетчиков 10 и 11 устанавливают их в состояние, при котором выходной код счетчика 11 равен выходному коду запоминающего блока 4, исключая младший разряд. При этом количество тактовых импульсов, просчитанных счетчиками 10 и 11, равно половине разности между выходными кодами запоминающего бло-ка 4 и счетчика 10 в момент начала уравновешивания счетчика 11. Так как выходы счетчика 10 через второй мультиплексор 21 связаны с адресами буферного запоминающего блока 19, то при уравновешивании счетчика 11 по адресам, пересчитываемым счетчиком 10, в буферный запоминающий блок 19 запишется логическая 0 30 единица,После уравновешивания выходногокода счетчика 11 с выходным кодомзапоминающего блока 4 посредствомлогического блока 16 запрещаетсяподача тактовых импульсов на счет- .ные входы счетчиков 10 и 11, а кадресам буферного запоминающегоблока 19 при помощи мультиплексора21 подключаются выходы блока 20 пересчета.В результате этого информация,записанная в буферный запоминающийблок 19, считывается с последующей записью в регистры 17 и стира-.ется. После записи информации в регистры 17 блок 9 синхронизации выполняет следующие операции: переводит блок 7 развертки в следующее состояние, посредством логического блока 16 подключает счетный вход счетчика 10 к генератору тактовых импульсов, а выходы через мультиплексор 12 - к компаратору 13. Одновременно с этим блок 9 синхронизации дает разрешение на индикацию записанной в регистры 17 информации. 7 1129529 8у 4 =х х: х у 1=ххгде у - второй выход, подключенныйк счетному входу второгореверсивного счетчика 1.1импульсов;у - первый выход, подключенгный к счетному входу пер-вого реверсивного счетчика 10 импульсов;х - первый управляющий вход,подключенный к второму выходу компаратора 13 кодов;х 2 - второй управляющий вход,подключенный к выходу блокасинхронизации; 15хз в .вход, подключенный к выходугенератора тактовых импульсов,1Ълок 20 пересчета выполнен в виде двоичного счетчика,Устройство работает следующимобразом.После записи преобразованногоАПП 3 исследуемого сигналав запоминающий блок 4 блок 9 синхрониза 25ции переводит устройство в состояние отображения записанного сигнала на матричном экране 8 по алгоритму, приведенному на фиг. 2,где А ,А ,А .- уравновешивание2 ф Зф Ь счетчика 10 с кодам запоминающегоблока 4, соответствующим "2", "3","1" "2" "и". "в" столбце матР Эричного экрана 8; 40Е - запись в счетчики 10 и 11содержимого запоминающего блока 4,соответствующего "1" столбцу;0 - установка блока 5 адресациив состояние, соответствующее адресу "1" столбца;9 - перезапись содержимого буферного запоминающего блока 19 врегистр 17;фз Иф, И И 2 перевод блока 1 э 50адресаций в состояние, соответствующее адресу "3", "4", "в", "2" столбцасоответственно;2, З,О,1 - перевод блока 7 развертки для индикации "2", "3", "п", 55"1" столбца соответственно,В соответствии с этим блок 9 сийхронизации подключает выходы второ 112959Так как каждой строке матричногоэкрана 8 соответствует определенный адрес буферного запоминающегоблока 19, то на строки, в ячейки памяти которых быпа записана логическая единица, будет подан управляющий сигнал,Импульсы тактовой частоты, поступающие на счетный вход счетчика10, начинают уравновешивать его выходной код с выходным кодом запоминающего блока 4. Число тактовыхимпульсов, отсчитываемое счетчиком 10,равно второй половине разности кодов, оставшейсяпосле уравновешивания счетчика 11. При этом в буферный запоминакнций блок 19 записывается логическая единица по адресам,пересчитываемым счетчиком 10. Поокончании уравновешивания выходного кода счетчика 10 с выходным кодом запоминающего блока 4 блок 9синхронизации переводит блок 5 адресации в следующее состояние, ачерез первый мультиплексор 12 подключает к компаратору 13 выходы счетчика 11.Для формирования изображения формы исследуемого сигнала на матричномэкране 8 описанные выше процессы, З 0а именно уравновешивание счетчиков10 и 11, записи в буферный запоминающий блок 19 и,перезаписи в регистры 17 циклически оорют.Вследствие этога на каждом столбцематричного экрана 8 индицируетсястолбик из совокупности точек, величина которого определяется скоростьюнарастания (убывания) амплитуды исследуемого сигнала, 40Для того, чтобы исключить на первом столбце матричного экрана 8 индикацию той части светящихся точек,которая соответствует состоянию доуравновешивания кода последнего 45столбца в момент перехода, блока 7"развертки с последнего столбца напервый, на первый коммутатор 15 подается сигнал, который подключает кинформационным входам счетчиков 10 50и 11 выходы запоминающего блока 4,адрес которого в данный момент со 29 10ответствует первому столбцу матричного экрана 8, а на вход предварительной записи счетчиков 10 и 11 подается сигнал записи, В результате этого на первом столбце матричного экрана отображение исследуемого сигнала начинается с точки, соответствующей коду запоминающего блока А по адресу первого столбца.Таким образом, отображение исследуемого сигнала на матричном экране 8 происходит без разрывов графика в момент перехода с одного амплитудного значении к другому. Для увеличения точности отсчета измеряемой величины используется маркер. На вторые входы формирователя б сигнала маркера поступает код местонахождения маркера на экране, а на первые входы - выходной код блока 5 адресации. 11 ри равенстве кодов вырабатывается сигнал, .который запускает блок 14 синтезации знаков. Блок 14 преобразует код адреса и код выхода запоминающего блока 4 в сигналы начертания знаков, которые поступают через второй коммутатор 18 и регистры 17 на матричный экран 8. В результате этого на матричном экране 8 индицируются маркер в виде вертикальной черты и знаки, указывающие амплитудное значение и порядковый номер такта квантования исследуемого сигнала в точке пересечения графика с маркером,Устройство позволяет увеличить точность измерений и достоверность отображения Формы исследуемого сйгнала вследствие, того, цто устройство интерполирует крупные Фронты исследуемого сигнала, благодаря чему при индикации исследуемого сигнала в местах резкого возрастания или уменьшения амплитуды исследуемого сигнала нет разрывов в графике, Точность измерения амплитуды исследу" емого сигнала не связана с разрешающей способностью матричного экрана и характеризуется лишь погрешностью аналого-цифрового преобразователя.