Устройство для сопряжения датчика информации с электронной вычислительной машиной

И 5 1 А СООЭ СОВЕТСКИХООаиавчеснииРЕСПУБЛИК ае м(51) 6 06 Р 13 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ САНИЕ ИЗОБ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Харьковский ордена Трудового Красного Знамени институт радиоэлектроники им.акад.И.К.Янгеля (53) 681.325(088.8).(56) 1. Авторское свидетельство СССР В 477409, кл. С 06 Р 3/04, 1973.2, Авторское свидетельство СССР В 525940, кл, С 06 Г 3/04, 1972. (54)(57) 1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДАТЧИКА ИНФОРМАЦИИ С ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ, содержащее узел дешифрации команд общего сброса, вькодом соединенный с входом сброса узла дешифрации команд выборки, первый выход которого подключен к первому входу узла синхронизации передачи данных, вторым выходом соединенного с первым выходом узла согласования формата данньк, второй выход и первый вход которого соединены соответственно с первым адресным входом выходного коммутатора информации и входом готовности устройства, о т - л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурньк затрат, в него введены узел синхронизации выдачи собственного адреса, узел синхронизации выдачи байтов состояния, узел канальных приемников и узел канальных передатчиков, причем первая и вторая группы входов узла канальных приемников. являются соответствен- но группами канальных информационных входов и входов сигналов идентификации устройства, а первая и вторая группы выходов подключены соответственно к первой и второй группам входов узла дешифрации команд выборки, группы входов блока дешифрации команд общего сброса и узла синхронизации выдачи собственного адреса, первый вход узла выдачи байтов состояния и вторые входы узла согласования формата данных и узла синхронизации передачи данных соединены с второй группой выходов узла канальных приемников, третий выход узла согласования формата данных является выходом пуска датчика устройства, а третий, четвертый и пятый входы соединены соответственно с первым и вторым выходаФ ми и с третьим входом узла синхронизации передачи данных, выходом узла дешифрации команд общего сброса, первым входом узла синхронизации выдачи собственного адреса и вторым входом Я узла синхронизации выдачи байтов состояния, третий вход которого соеди- нен с первым выходом узла дешифрации команд выборки и первым входом узла дешифрациикоманд общего сброса, вторым входом подключенного к информационному входу выходного коммутатора информации и к второму выходу узла синхронизации передачи данных, четвертый вход и второй и третий выходы которого подсоединены соответственно к первому выходу и четвертому и пятому входам узла синхронизации . ф выдачи байтов состояния, шестым и седьмым входами соединенного соответственно с первым и вторым выходами узла синхронизации выдачи собственного адреса, группа информационных входов выходного коммутатора информации является группой информационных вхо16 590 15 1133го байта данных повторяется так же,как это было указано,В тот момент, когда каналом будетсосчитан последний байт данных, предусмотренный управляющей программой,канал в ответ на сигнал ИНФ-А возбуждает на шине 25 сигнал УПР-К, которыйпоступает на вход элемента И 118(фиг.5). Так как триггер 121 ("Запомнить ИНФ-К" находится в "единичном". 10состоянии и разрешает работу элемента И 118, то потенциал высокого уровня с его выхода запускает формирователь 115, который устанавливает триггер 123 (" Байт состояния") в "единицу". При этом потенциал высокогоуровня с его прямого выхода поступает по шине 36 на выходной коммутатор7, подготавливая его к выдаче конечного байта состояния, 20Одновременно потенциал высокогоуровня с единичного выхода триггера123 поступает на вход элемента ИЛИ 126и запускает формирователь 113. Импульсс выхода формирователя 113 сбрасывает 25в исходное состояние триггеры 120 и122, управляющие передачей данных,На состояние триггера 121 (" ЗапомнитьИНФ-К") этот импульс не оказываетвоздействия, так как тот установленв "единичное" состояние. Так кактриггер 123 установлен в "единичное"состояние, а триггер 122 сброшен висходное, то это обеспечивает срабатывание элемента И 119, потенциалвысокого уровня с выхода которого че 35рез шину 39 подготавливает к работеэлемент И 105 (фиг.4), Кроме того,потенциал высокого уровн я единичного выхода триггера 123 через шину 36запускает формирователь 101, которыйчерез элемент ИЛИ 109 устанавливаетв "единицу" триггер 112. Потенциалвысокого уровня с его выхода поступает через шину 38,на вход выходногокоммутатора 7, обеспечивая засылку .байта конечного состояния на информационные шины 311Одновременно потенциал высокогоуровня с выхода триггера 112 через 50элемент И 105 и элемент ИЛИ 111 запускает формирователь 102, Короткийимпульс с выхода формирователя 162задерживается элементом 103 задержкии затем устанавливает в единичное 55состояние триггер 99, возбуждая нашине 29 сигнал УПР-А Канал принимает конечный байт состояния и в ответ на УПР"А возбуждает на шине 24 сигнал ИНФ-К. Сигнал ИНФ"К поступаетпо шине 24 элемента И 135 (фиг,6),потенциал высокого уровня с выходакоторого запускает через элемент ИЛИ129 формирователь 134 на сброс в исходное состояние всех узлов устройства для логического отключения устройства от канала ЭВМ.Общий сброс устройства может также инициироваться каналом в тех случаях, когда на какой-либо фазе егоработы возникает некорректная ситуа"ция, например обнаруживается несовпадение контрольных разрядов байтаадреса или байта данных. В таких случаях канал может выставлять сигналБЛК-К и одновременно снимать сигналРАБ-К (шины 22 и 19). В другом случаеканал снимает сигнал ВБР-К и выставляет сигнал АДР-К при наличии сигнала РАБ-А (шины 27, 20 и 21),Кроме перечисленных случаев общийсброс может быть осуществлен оператором после включения питания устройства для приведения его в исходноесостояние готовности путем нажатиякнопки "Сброс", обеспечивающей подачу потенциала высокого уровня на шину 23 узла 5.Выходной коммутатор 7 обеспечивает выдачу на выходные информационныешины 31 данных различного характера,а именно байта собственного адреса,байта начального характера, а именно байта собственного адреса, байтаначальього состояния, байтов,.поступающих с датчика 10 информации, ибайта конечного состояния. Для каждого передаваемого байта формирователь201 вырабатывает контрольный разряд,который засылается на шину 61 ШИН-АК,Входы элементов И 165-200 условноподразделяются на сигнальные и информационные, Все сигнальные входы обьединены в четыре группы, стробируемыесоответствующей управляющей шинойследующим образом,Шина 35 разрешает передачу на шивы 31 байта собственного адреса. Код байта собственного адреса (в данном случае 77, а в двоичном представлении 11101110) постоянно "зашит" на .информационных входах элементов И 165, 169, 173, 181, 185, 189 и 206. Все разряды (информационные входы) этих элементов И, содержащие "единицу", подключены к шине 202; на которую по17 113359стоянно подается потенциал, эквива лентный логической "единице". Входыдвух разрядов, содержащих "нуль",соединены с "землей" (элементы И 177и 206) .5Шина 38 разрешает, передачу на шины31 байта начального состояния. Кодбайта, кроме двух разрядов - четвер- .того и пятого (элементы И 178 и 174),подключенных к шине 36, также постоянно зашит на информационных входахэлементов И 166,.170, 182, 186, 190и 194, на которые подан потенциал"земли", Два разряда, объединенныешиной 36, подключены к единичному выходу триггера 123. (" Байт состояния")узла 4 (фиг.5). На фазе выдачи начального байта состояния триггер 123сброшен, чем обеспечивается засылкав 4-й и 5-й разряды байта логическо Ого "нуля". На фазе выдачи конечногобайта состояния триггер 123 .вводится,чем обеспечивается засылка. "епиницы"в четвертый и пятый разряды байта,на что указывает сигнал "Канал кончил, ВУ кончило".Шины 43 и 44 разрешают передачуданных на шины 31. При работе в однобайтном режиме передачи активизируется лишь шина 44, подключеннаяк выходу узла 6 согласования форматаданных (фиг.7), разрешая тем самымпередачу данных, поступающих с выходного (однобайтного) регистра датчика10 (фиг.6) на входы 62, 64, 66, 68,70, 72, 74 и 76.При работе в двухбайтном режиме впроцедуре непосредственной передачиданных узел попеременно активизируетшины 43 и 44, обеспечивая передачу40на шины 31 вначале старшего байтаданных, находящегося на четных входных шинах 62-76, а затем младшегобайта, поступающего с соответствующей части выходного регистра датчика10 на шины 63,. 65, 67, 69, 71, 73,75 и 77,Установкой переключателя 32 в верхнее по схеме положение осуществляется перевод устройства в двухбайтный.режим передачи данных. При этом нашину 76 узла подается потенциал "земли", который запрещает работу элемента И 140, Поэтому сигнал разрешенияпередачи данных, поступающий на шину 5541, .активизирует лишь элемент И 141На второй вход элемента И 1.41 поступают импульсы генератора 152, часто 0та следования которых уменьшена в два раза делителем 153.Уменьшение в два раза тактовой частоты в двухбайтном режиме передачи данных обусловлено следующими обстоятельствами. В тех случаях, когда длительность процедуры одного такта формирования данных датчиком 10 меньше 2 Т, где Т - время одного такта передачи данных от устройства в накал ЭВМ, при двухбайтном режиме передачи возникает ситуация переполнения выходного регистра датчика 10, так как за один такт формирования данных устройство должно осуществить два такта пересылки данных, как указывалось. ранее,Таким образом, с выхода элемента И 141 импульсы тактовой частоты поступают на элемент ИЛИ 147 и далее на выходную шину 12, осуществляя пуск датчика 10 информации. После того, как датчик 10 сформирует квант данных, он возбуждает в шине 13 сиг- нал 1 отов", поступающий на вход формирователя 130. Одновременно этот сигнал поступает и на вход элемента И 142 блокированного при помощи переключателя 32,.Короткий импульс с выхода формирователя 150 поступает через элемент ИЛИ 148 на вход элемента И 143, открытого потенциалом с переключателя 32. В результате на выходе элемента И 143 устанавливается "единица", которая через элемент ИЛИ 149 и шину 40 обеспечивает выработку сигнала "Поместить данные на выходные шины", поступающего через узел .4 на шину 66 и далее на вторые входы элементов И 144 и 145 Но так как к этому моменту триггер 137 находится в исходном состоянии и на его инверсном выходе удерживается "единица", то разрешается работа лишь элемента И 145. В результате потенциал высокого уровня поступает на шину 44 и да-. лее на вход выходного коммутатора 7, обеспечивая тем самым передачу старшего байта в канал ЗВМ, который сопровождается сигналом ИНФ-А на шине 30. В ответ на сигнал ИНФ-А канал снимает с шины 24 сигнал ИНФ-К, принимает байт и проверяет его контрольный разряд. Сигнал с шины 30 ИНФ-А поступает на первый вход элемента И 138. На второй вход последнего подается потенциал логической"единицы" с переключателя 32, а натретий вход - проинвертированный наэлементе НЕ 155 шины 24 сигналИНФ-К, Так как в данный момент каналснял ИНФ-К, то на выходе элемента НЕ155 установлена ."единица", В результате устанавливается в "единичное"состояние триггер 136, подготавливая к работе элемент И 139,После того, как канал проверит 10контрольный разряд и результат проверки окажется успешным, он вновьвозбуждает в шине 24 сигнал ИНФ-К,указывающий на необходимость передачи очередного байта данных. 15Теперь потенциал высокого уровняИНФ-К с шины 24 поступает на первыйвход схемы И 139, и, так как она повторому входу уже подготовлена кработе триггером 136, "единица",устанавливающаяся на выходе схемы,вводит в "единичное" состояние триггер 137,При этом обеспечивается перекоммутация элементов И 145 и 144, тем соз даются условия для передачи младшегобайта, и запускается формирователь151. Короткий импульс с его выходапоступает через элементы ИЛИ 148,И 143 и ИЛИ 149 на шину 40, инициируя очередной такт передачи данных,на этот раз - младшего байта. Послепроверки контрольного разряда байта 90 20канал вновь возбудит сигнал ИНФ-К,но он не сможет инициироватьв устройстве очередной такт передачиданных, триггер 137 удерживается в"единичном состоянии, а запуск формирователя 151 осуществляется переходом потенциала от низкого уровня квысокому. Поэтому устройство остается в режиме ожидания до тех пор,пока на шину 12 не поступит очередной импульс с генератора 152. Этотимпульс осуществляет пуск датчика,который на время, необходимое емудля формирования кванта данных, снимет с шины 13 сигнал "Готов". В результате этого потенциал низкогоуровня, инвертированный на элементе НЕ 154, осуществляет через элемент ИЛИ 146 сброс в исходное состояние триггеров 136 и 137. Тем самымузел 6 согласования формата данныхоказывается приведенным в исходноесостояние готовности, и дальнейшаяпроцедура передачи данных повторяется.Таким образом, предлагаемое устройство при,меньших по сравнению сизвестным аппаратурных затратах обеспечивает сопряжение ЭВИ с различными датчиками информации, такими каканалого-цифровые преобразователи, из мерительные приборы, регистраторыпроцессов и т,й.113 дов устройства, второй адресный вход подключен к второму выходу блока синхронизации выдачи байтов состояния ,и третьему выходу узла синхронизации выдачи собственного адреса, а группа выходов - к первой группе входов узла канальных передатчиков, первая и вторая группы выходов которого являются соответственно группой або" нентских информационных выходов устройства и группой абонентских выходов сигналов идентификации устройства, а вторая группа входов соединена с первым выходом узла синхронизации передачи данных, третьим выходом узла синхронизации выдачи байтов состояния, первым выходом узла синхронизации выдачи собственного адреса и первым и вторым выходами узла дешифрации команд выборки, первый выход которого подключен к второму входу узла синхронизации выдачи собственного адреса.2. Устройство по п,1, о т л и - ч а ю щ е е с я тем,что узел синхронизации выдачи собственного адреса содержит два триггера, два формирователя импульса элемент задержки, элемент ИЛИ, два элемента НЕ и два элемента И, причем вход установки первого триггера подключен через первый формирователь импульса к выходу первого элемента И, а вход сброса - к выходу элемента ИЛИ и входу сброса второго триггера, вход установки которого через последовательно соединенные элемент задержки и второй формирователь импульса соединен с выходом первого триггера, первые входы первого и второго элементов И соединены с вторым входом узла, второй вход первого элемента И подключен к выходу первого элемента НЕ, вход которого и второй вход второго элемента И образуют группу входов узла, первый вход элемента ИЛИ является первым входом узла, а второй, вход подключен к выходу второго элемента И и через второй элемент НЕ к, второму выходу узла, выходы первогои второго триггеров являются соответственно третьим и первым выходами узла. 3. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что узел синхронизации выдачи байтов состояния содержит два триггера, два элемента НЕ, :три формирователя импульса, три эле 3590мента ИЛИ, элемент задержки и триэлемента И, причем первый вход первого элемента ИЛИ подключен через последовательно соединенные первые формирователь импульса и элемент НЕ кшестому входу узла, второй вход - через второй формирователь импульса кчетвертому входу узла и входу второго элемента НЕ, а выход - к входуустановки первого триггера, входсброса которого подключен к входусброса второго триггера, первому выходу узла и выходу второго элемента ИЛИ, первый вход которого является вторым входом узла, а второйвход подключен к выходу первого элемента Ипервый и второй входы которого являются соответственно третьими первым входами узла, первые входывторого и третьего элементов Иявляются соответственно пятымн седьмым входами узла, вторые входы,соединены с выходом первого триггера и вторым выходом узла, а выходы -соответственно с первым и вторым входами третьего элемента ИЛИ, выходкоторого через последовательно соединенные третий формирователь импульса и элемент задержки подключен квходу установки второго триггера,выход которого является третьим выходом узла, третий вход третьегоэлемента И соединен с выходом второго элемента НЕ,4. Устройство по п.1, от л и - ч а ю щ е е с я тем, что узел согла сования формата данных содержит два триггера, переключатель формата, генератор тактовых импульсов, делитель частоты, два элемента НЕ, восемь элементов И, четыре элемента ИЛИ и два формирователя импульсов, причем выходы первого и второго элементов И соединены соответственно с входами установки первого и второго триггеров, входы сброса которых соединены с выходом первого элемента ИЛИ, выход второго элемента ИЛИ является третьим выходом узла, а первый и второй входы подключены соответственно к выходам третьего и четвертого элементов И, первые входы которых соединены с четвертым входом узла, вторые входы - соответственно с первыми входами пятого и шестого элементов И и первым и вторым выходами переключаЭтеля формата,. вход которого соединен с нулевой шиной источника пита11 ЗЗ 5 ния, третий вход третьего элемента И . соединен с выходом генератора тактовых импульсов и через делитель частоты с третьим входом четвертого элемента И, второй вход пятого элемента И соединен с первым входом узла и через первый формирователь импульса - с первым входом третьего элемента ИЛИ, вторым входом подключенного через второй формирователь импульса к прямому выходу второго триггера, а выходом - к второму входу шестого элемента И, первый и второй входы седьмого и восьмого элементов И соединены соответственно с прямым и инверсным выходами второго триггера, вторые входы - с четвертым 90входом узла, а выходы образуют второй :выход узла, первый и второй входы четвертого элемента ИЛИ соединены соответственно с выходами пятого и шестого элементов И, а выход является первым выходом узла, первый вход первого элемента И является третьим входом узла, второй вход соединен с вторым выходом переключателя формата, перзый вход первого элемента ИЛИ соединен через первый элемент НЕ с пер-.вым входом узла, второй вход является пятым входом узла, первый вход второго элемента И соединен с вторым входом узла. и через второй элемент НЕ с треть-, им входом первого элемента И, а второй вход- с выходом первого триггера.2форматов, третьим выходом соединенного с первым входом блока сбоев, вторым входом - с первым выходом блокасинхронизации, второй выход которого 5 подключен к соответствующим входамблока формирования номера подканалаи блока окончания рабаты, выходы канала вычислительной машины соединенысоответственно с входами блоков пуска 10 и окончания работы, блока синхронизации, блока сбоев и блока приема ипреобразования форматов 2 .Недостатком известного устройстваявляются большие затраты аппаратуры.15 Целью изобретения является сокращение аппаратурных затрат Наиболее близким к изобретению по технической сущности является устройство для сопряжения датчика информации с каналом вычислительной машины, содержащее блок приема и преобразования форматов, блок контроля готовности и блок синхронизации, первые входы которых соединены с соответствующими выходами датчика информации, блок формирования номера подканала, блок окончания работы, блок сбоев и блок опроса указателей, первые выходы которых соединены с соответствующими входами канала вычисли.тельной машины, первые входы блока формирования запроса и блока формирования запроса подключены к второму выходу блока приема и преобразования 1Изобретение относится к вычислительной технике и предназначено для ввода данных ЭВИ серии ЕС ЭВМ от несистемных внешних устройств - источников информации, представляющих информацию в двоичном коде.Известно устройство для сопряжения внешних устройств с каналом ввода-вывода, содержащее вентили, инверторы, приемник, ключ, генератор пуска и готовности, триггеры ввода и вывода, счетчик и регистр 1.Недостаток устройства состоит в том, что оно требует больших затрат оборудования для своей реализации. Поставленная цель достигаетсятем, что в устройство, содержащее 20 узел дешифрации команд общего сброса,выходом соединенный с входом сбросаузла дешифрации команд выборки, первый выход которого подключен к первому входу узла синхронизации передачи 25 данных, вторым выходом соединенногос первым выходом узла согласованияформата данных, второй выход ипервый вход которого соединены соответственно с первым адресным входомвыходного коммутатора информации ивходом готовности устройства, введены узел синхронизации выдачи байтовсостояния, узел канальных приемникови узел канальных передатчиков, при 1133590чем первая и вторая группы входовузла канальных приемников являютсясоответственно группами канальных информационных входов и входов сигналов идентификации устройства, а первая и вторая группы вькодов подключе-ны соответственно к первой и второйгруппам вх 8 дов узла дешифрации командвыборки, группы входов блока дешифрации команд общего сброса и узласинхронизации вьдачи собственного адреса, первый вход узла вьдачи байтовсостояния и вторые входы узла согласования формата данньк и узла синхронизации передачи данных соединены свторой группой выходов узла канальныхприемников, третий выход узла согла-.сования формата данных является выходом пуска датчика устройства, а третий, четвертый и пятый входы соединены соответственно с первым и вторымвыходами и с третьим входом узла синхронизации передачи данных, выходомузла дешифрации команд общего сброса,первым входом узла синхронизации выдачи собственного адреса и вторымвходом узла синхронизации выдачи байтов состояния, третий вход которогосоединен с первым выходом узла дешифрации команд выборки и первым входомузла дешифрации команд общего сброса, вторым входом подключенного кинформационному входу выходного коммутатора информации и к второму выходу узла синхронизации передачи данных, четвертый вход и второй и третий выходы которого подсоединены соответственно к первому выходу и четвертому и пятому входам узла синхронизации вьдачи байтов состояния, шестым и седьмым входами соединенного 40соответственно с первым и вторым выходами узла синхронизации вьдачи собственного адреса, группа информационных входов выходного коммутатора информации является группой информаци онных входов устройства, второй адресный вход подключен к второму вы-ходу блока синхронизации выдачи байтов состояния и третьему вькоду узла синхронизации вьдачи собственного 50 адреса, а группа выходов - к первой группе входов узла канальных передатчиков, первая и вторая группы выходов которого являются соответственно группой абонентских информационных 55 вькодов устройства и группой абонентских вькодов сигналов идентификации . устройства, а вторая группа входов соединена с первым выходом узла синхронизации передачи данных, третьим выходом узла синхронизации выдачи байтов состояния, первым выходом узла синхронизации выдачи собственного адреса и первым и вторым вькодами узла дешифрации команд выборки, первый выход которого подключен к второму входу узла синхронизации вьдачи собственного адреса.Узел синхронизации вьдачи собственного адреса содержит два триггера, два формирователя импульса, элемент задержки, элемент ИЛИ, два элемента НЕ и два элемента И, причем вход установки первого триггера подключен через первый формирователь импульса к вькоду первого элемента И, а вход сброса - к выходу элемента ИЛИ и входу сброса второго триггера, вход установки которого через последовательно соединенные элемент задержки и второй формирователь импульса соединен с выходом первого триггера, первые входы первого и второго элементов И соединены с вторым входом узла, второй вход первого элемента И подключен к выходу первого элемента НЕ, вход которого и второй вход второго элемента И образуют группу входов узла, первый вход элемента ИЛИ является первым входом узла, а второй вход подключен к выходу второго элемента И и через второй элемент НЕ к второму выходу узла, выходы первого и второго триггеров являются соответственно третьим и первым выходами узла.Узел синхронизации вьдачи байтов состояния содержит два триггера, два элемента НЕ, три формирователя импульсов, три элемента ИЛИ, элемент задержки и три элемента И, причем первый вход первого элемента ИЛИ подключен через последовательно соединенные первые формирователь импульса и элемент НЕ к шестому входу узла, второй вход - через второй формирователь импульса к четвертому входу узла и входу второго элемента НЕ, а выход - к входу установки первого триггера, вход сброса которого подключен к входу сброса второго триггера, первому выходу узла и выходу второго элемента ИЛИ, первый вход которого является вторым входом узла, а второй вход подключен к выходу первого элемента И, первый и второйвходы которого являются соответственно третьим и первым входами узла, первые входы второго и третьего элементов И - соответственно пятым и седьмым входами узла, вторые входы 5 соединены с выходом первого триггера и вторым выходом узла, а выходы - соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого через последовательно сое О диненные третий формирователь импульса и элемент задержки подключен к входу установки второго триггера, выход которого является третьим выходом узла, третий вход третьего 15 элемента И соединен с выходом второго элемента НЕ.Узел согласования формата данныхсодержит два триггера, переключатель . формата, генератор тактовых импульсов, делитель частоты, два элемента НЕ, восемь элементов И, четыре элемента ИЛИ и два формирователя импульсов, причем вЫходы первого и25 второго элементов И соединены соответственно с входами установки первого и второго триггеров, входы сброса которых соединены с выходом первого элемента ИЛИ, выход второго элемента ИЛИ является третьим выходом ОЗО узла, а первый и второй входы подключены соответственно к выходам третьего и четвертого элементов И, первые входы которых соединены с четвертым входом узла, вторые входы - соответ ственно с первыми входами пятого и шестого элементов И и первым и вторым выходами переключателя формата, вход которого соединен с нулевой шиной источника питания, третий вход третье го элемента И - с выходом генератора. тактовых импульсов и через делитель частоты с третьим входом четвертого элемента И, второй вход пятого элемента И - с первым входом узла и че рез первый формирователь импульса с первым входом третьего элемента ИЛИ, вторым входом подключенного через второй формирователь импульса .к прямому выходу второго триггера, а выходом - к второму входу шестого элемента И, первый и второй входы седьмогои восьмого элементов И соединены соответственно с прямым и инверсным выходами второго триггера, вторые 55входы - с четвертым входом узла, авыходы образуют второй выход узла, первый и второй входы четвертого элемента ИЛИ соединены соответственно с выходами пятого и шестого элементов И, а выход является первым выходом узла, первый вход первого элемента И - третьим входом узла, второй вход соединен с вторым выходом переключателя формата, первый вход первого элемента ИЛИ - через первый элемент НЕ .с первым входом узла, второй вход является пятым входом узла, первый вход второго элемента И соединен с вторым входом узла и через второй элемент НЕ с третьим входом первого элемента И, а второй вход - с выходом первого триггера.На фиг.1 представлена блок-схема устройства, на фиг.2-8 - функциональные схемы узла дешифрации команд выборки, узла синхронизации выдачи собственного адреса, узла синхронизации выдачи байтов состояния, узла синхронизации передачи данных, узла дешифрации команд общего сброса, узла согласования формата данных, выходного коммутатора информации соответственно, на фиг.9 - блок-схема алгоритма управления устройством на строке ЭВМ,Устройство (фиг.1) содержит узел 1 дешифрации команд выборки, узел 2 синхронизации выдачи собственного адреса, узел 3 синхронизации выдачи байтов состояния, узел 4 синхронизации передачи данных, узел 5 дешифрации команд общего сброса, узел 6 согласования формата данньн, выходной коммутатор 7 данных, узел 8 канальных усилителей-приемников, узел 9 канальных усилителей-передатчиков, датчик 10 информации, информационный вход 11 устройства, шину 12 выхода пуска датчика устройства, шину 13 входа готовности устройства, группы абонентских информационных выходов 14 и абонентских выходов 15 сигналов идентификации устройства, группы канальных информационных. входов 16 и канальных входов 17 сигналов идентификации устройства, первую группу выходов 18 и шины 19-25 второй группы выходов узла 8 канальных усилителей-приемников, шины 26-30 первой группы входов и вторую группу выходов 31 узла 9 канальных усилителей-передатчиков, пе . реключатель 32 формата узла 6, шины 33-44 связей между узла устройства, шины 45-52 группы входов 18, шины 53-61 группы выходов 31 и шины 62-727 1 33590информационного входа 11, шины 78и 79 выходов переключателя 32.Узел 1 дешифрации команд выборки,содержит (фиг.2) триггеры 80 и 81,элементы И 82-85, элементы НЕ 86, 586 и 87, элемент ИЛИ 88.гУзел синхронизации выдачи собственного адреса содержит (фиг.3) элементы И 89 и 90, элементы НЕ 91 и92, элемент ИЛИ 93, формирователи 94и 95 импульса, триггеры 96 и 97, элемент 98 задержки.Узел 3 синхронизации выдачи байтов состояния содержит (Фиг.4) второй триггер 99, .Формирователи 100102 импульса, элемент 103 задержки,элементы И 104-106, элементы НЕ 107и 108, элементы ИЛИ 109-111, первыйтриггер 112.Узел 4 синхронизации передачи 20данных содержит (Фиг.5) второй-четвертый формирователи 113-115 импульса, элементы И 116-119, триггеры 120123, элемент НЕ 124, элемент 125 задержки, элемент ИЛИ 126 и первый фор. 2мирователь 127 импульса.Узел 5 дешифрации команд общегосброса содержит (Фиг.6) элементы ИЛИ128 и 129, элементы НЕ 130 и 131,элементы И 132 и 133, формирователь ЗО134 импульса и элемент И 135.Узел 6 согласования формата данных содержит (фиг.7) триггеры 136 и137, элементы И 138-145, элементы ИЛИ 146-149, формирователи 150и 151 импульсов, генератор 152 тактовых импульсов, делитель 153 частоты и элементы НЕ 154 и 155.Выходной коммутатор 7 информациисодержит (фиг.8) элементы ИЛИ 156- 4 О164, элементы И 165- 200, формирователь 201 контрольного разряда .и шину202 логической единицы.Устройство работает следующим образом. 45Управляющая программа ЭВМ обеспечивает жесткую схему процедуры передачи данных устройством, включающуютри фазы: последовательность начальной выборки, передачу данных, после- одовательность окончания. В последовательности сигналов начальной выборки канал ЭВМ выбирает одно определенное внешнее устройство из большого числа устройств, одновременно (параллельно) физически подключенных к каналу, передает ему команду на выполнение операции и принимает от него байт состояния, который указывает, может ли данное устройство выполнить операцию передачи данных. 1На уровне обмена сигналами эта процедура реализуется следующим образом, Канал возбуждает (т.е. устанавливает логическую "единицу" ) шину 19 РАБ-К (все последующие сигналы имеют смысл лишь при возбужденной шине 19 РАБ-К). Канал помещает на информационные шины 18 (ШИН-К 1 ШИН-КО) адрес внешнего устройства и возбуждает шину 20 АДР-К, Установленные на шинах 18 сигналы становятся доступными для всех внешних устройств, физически подключенных к данному каналу, однако логически,подключается к нему лишь то из них, собственный адрес которого совпадает с адресом, установленным на шинах 18. Устройство, опознавшее себя, блокирует распространение сигнала по шине 21 ВБР-К и как только в следующий момент времени канал возбуждает шину 21 ВБР-К, в ответ внешнее устройство возбуждает и удерживает до конца работы шину 27 РАБ-А, кроме того, помещает на свои выходные информационные шины 31 ШИН-А 7-ШИН-АК свой собственный адрес и возбуждает шину 28 АДР-А,Канал сбрасывает сигнал АДР-Кна шине 20, проверяет адрес подключившегося внешнего устройства и,если он совпадает с требуемым, топомещает на информационные шины 18байт команды, после чего возбуждаетшину 25 УПР-К.В ответ на УПР-К внешнее устройство сбрасывает со своих выходных шинпредыдущую информацию (адрес иАДР-К), помещает на них начальныйбайт состояния и возбуждает шину 29УПР-А,Получив байт состояния, канал проверяет его и, если во всех разрядахбайта нули (т.е, внешнее устройствоисправно, не занято и может выполнить операцию), сбрасывает со своихшин предыдущую ., информацию и возбуждает шину 24 ИНФ-К. В ответ внешнееустройство сбрасывает байт состоянияи сигнал УПР-А. На этом последовательность начальной выборки заканчивается и начинается процедура передачи данных.1133590 Как только устройство сформировало первый байт данных, поступивший от датчика 10, выработав для него контрольный разряд (признак нечетности), оно помещает его на шины 31 (ПИН-А 7- 5 ШИН-АК) и возбуждает шину 30 ИНФ-А.Канал снимает сигнал ИНФ-К с шины 24, принимает байт, вырабатывает контрольный разряд, сравнивает его с полученным и при совпадении вновь воз буждает шину 24 ИНФ-К. В ответ устройство снимает с шины 30 сигнал ИНФ-А, сбрасывает данные с шин 31 и как только сформируется очередной байт, помещает его на информационные 15 шины 31 и вновь возбуждает шину 30 ИНФ-А. В дальнейшем всякий новый байт со стороны устройства сопровождается сигналом ИНФ-А, всякий раз, приняв очередной байт, канал отве чает ИНФ-К.Программа, управляющая работой устройства, обеспечивает счет переданных байтов, Сосчитав последний байт, она "извещает" об этом канал. 25 Канал, приняв последний байт, возбуждает в ответ на сигнал ИНФ-А шину 25 УПР-К, что означает для устройства в этом случае указание перейти,к процедуре окончания. 30В процедуре последовательности окончания устройство сопряжения помещает на выходные информационные шины 31 конечный байт состояния (четвертый и пятый разряд байта в "единице", что означаетуспешное завершение работы) и возбуждает шину 29 УПР-А.Канал в ответ на. сигнал УПР-А отвечает сигналом ИНФ-К и снимает сиг О нал ВБР-К. Устройство осуществляет общий сброс и отключается от канала,Выборка устройства обеспечивается узлом 1. Канал возбуждает сигнал РАБ-К, который поступает на шину 19 и подготавливает к работе элемент И 83 (фиг.2).Вслед за этим канал помещает на информационные шины 18 ШИН-К 1-ШИН-КО байт адреса устройства (в нашем случае 77 в двоичном коде 11101110) и .возбуждает шину 20 АДР-К. Код адреса устройства поступает на шины 18 и далее на вход элемента И 82. При этом разряды кода адреса, содержащие 55 нули, инвертируются элементами НЕ 86. На выходе элемента И 82 устанавливается "единица", разрешающая работу элемента И 83. В тот момент, когдаканал возбуждает шину 20, сигнал высокого уровня поступает иа вход эле-,мента И 83 и устанавливает в единичное состояние триггер 80. Прямым выходом триггер 80 разрешает работуэлемента И 84, а инверсным выходомзапрещает работу элемента И 85, блокируя тем самым цепь распространениясигнала ВБР-К к другим внешним устройствам,В следующий момент времени каналвозбуждает сигнал выборки ВБР-К,который поступает на шину 21 и далеена входы элементов И 84 и 85, Таккак работа элемента И 85 запрещенаинверсным выходом триггера 80, тосигнал ВБР-К дальше не распространяется. Срабатывает лишь элемент И 84и устанавливает в единичное состояниетриггер 81. При этом своим инверснымвыходом триггер 81 запрещает работуэлемента И 85, а прямым выходом возбуждает шину 27 (сигнал РАБ-А), Сигнал РАБ-А разрешает работу узлов 2-5устройства и через канальные передатчики узла 9 поступает в канал ЭВМ.В ответ на сигнал РАБ-А канал снимаетс шины 20 сигнал АДР-К. При этом логический "нуль", установившийся нашине 20, инвертируется элементом НЕ 87и через элемент ИЛИ 88 сбрасывает висходное состояние триггер 80, Приэтом триггер 81 остается в единичномсостоянии до окончания процедуры передачи данных. Логический "нуль",установившийся после сброса каналомсигнала АДР-К на шине 20, поступаетв узел 2 (фиг.3). Проинвертированныйна элементе НЕ 91 сигнал АДР-К разрешает работу элемента И 89, к другому "входу которого по шине 27 приложенсигнал высокого уровня РАБ-А. В результате запускается формирователь94, который устанавливает в единич-.ное состояние триггер 97. Сигнал высокого уровня с выхода 35 поступаетна вход выходного коммутатора 7,обеспечивая помещение на информационные шины 31 байта собственного адреса устройства.Этот же сигнал запускает формирователь 95. Короткий импульс, сформированный им, задерживается элементом98. задержки, и затем устанавливается,в единичное состояние триггер 96,прямой выход которого возбуждает шину 28 АДР-А, извещая канал о том,что на информационных шинах 31 находится байт собственного адреса устройства. Задержка импульса с выходаформирователя 95 необходима для того, чтобы обеспечить выработку контрольного разряда байта собственного 5 адреса формирователем 201 и засылку его на шиду 6 1 ШИН-АК, прежде чем будет возбужден сигнал АДР-А на шине 28. По сигналу АДР-А канал принимает байт адреса, проверяет, соответству ет ли принятый адрес адресу требуемого устройства, и при успешном результате проверки помещает на информационные шины 18 байт команды, после . чего возбуждает сигнал УПР-К. Ввиду 15 того, что данное устройство предназначено только для передачи в ЭВМ данных от внешнего неноменклатурного датчика информации, например микрофона при речевом вводе, отпадает не обходимость дешифрации байта команды и выработки соответствующих управляющих сигналов, обеспечивающих ее выполнение,Если в ответ на сигнал АДР-А ка нал отвечает сигналом УПР-К, то в данном случае это является указанием для устройства сообщить, способно ли оно выполнить операцию передачи . данных и, если да, то нача.ть пере- Зо дачу. Сигнал УПР-К поступает по шине 25 в узел 2 на вход элемента И 90. Так как на другой вход его воздействует высокий логический уровень сигнала РАБ-А с шины 27, то на выходе элемента И 90 устанавливается "единица", сбрасывающая через элемент ИЛИ 93 триггеры 97 и 96, В результате этого с информационных выходов 31 снимается байт собственного адреса и сигнал АДР-А с шины 28. Сигнал с выхода элемента И 93 инвертируется на элементе НЕ 92 и подается через выходы 31 на первый вход элемента И 106, запрещая его работу (фиг,4).В тот момент, когда в результате сброса в исходное состояние триггеров 97 и 96 бып снят сигнал АДР-А, по шине 28 через элемент НЕ 107 запускается формирователь 100 и через50 элемент ИЛИ 109 устанавливает в единичное состояние триггер 112. При этом сигнал высокого уровня с его выхода через шину 38 поступает на вход выходного коммутатора 7 и обеспечивает выдачу на шину 31 начально 55 го байта состояния. Кооме того, сигнал с выхода триггера 112 поступает на второй вход элемента И 106, на третий вход которого поступает по шине 36 проинвертированный элементом НЕ 108 сигнал с прямого выхода триггера 123,.находящегося в исходном состоянии (фиг.5), После сброса сигнала АДР-А на шине 28 канал снимает на шине 25 сигнал УПР-К, вследствие чего на шине 34 устанавливается потенциал высокого уровня. Элемент И 106 срабатывает и через элемент ИЛИ 111 запускает формирователь102. Короткий импульс с выхода формирователя 102 задерживается элементом 103 задержки, после чего устанавливает в единичное состояние триггер99, В результате этого на шине 29 возбуждается сигнал УПР-А, извещающий канал о том, что на информационных шинах 31 помещен начальный байтсостояния. Канал проверяет его и, если все разряды байта содержат нули,возбуждает сигнал ИНФ-К на шине 24.Сигнал ИНФ-К поступаетна входэлемента И 104 (фиг.4). На первыйвход элемента И 104 по шине 27 поступает сигнал РАБ-А, который удерживается до кЬнца передачи данных.Элемент И 104 срабатывает и через элемент ИЛИ 110 осуществляет сброс в исходное состояние триггеров 112 и 99, после чего с шин 28 и 31 снимаются сигнал УПР-А и байт начальногосостояния.Одновременно сигнал с выхода элемента ИЛИ 110 постуйает на шине 37 на вход элемента ИЛИ 126 (фиг,5), который запускает формирователь 113. Импульс с выхода формирователя 113 осуществляет предварительный сброс триггеров 120 и 122, управляющих передачей данных, и через элемент НЕ 124запрещает работу элемента И 117. Эта мера предосторожности позволяет предотвратить случайный запуск триггера 120 в момент, когда в. нем происходят переходные процессы, связанные с его сбросом.Одновременно импульс с выхода фор Омирователя 113 устанавливает в еди" яичное состояние триггер 121 ("запомнить" ИНФ-К), выход которого подключен к входу элемента И 116, разрешая в дальнейшем его работу, а также к шине 41. Потенциал высокого уровня с шины 41 поступает на вход узла б.Поясним назначение узла б согласования формата данных. Обмен данны35 13 1133590 ми между датчиком 10 информации и устройством осуществляется, например, в старт-стопном режиме. Устройство возбуждает сигнал "Пуск" по шине 12, по которому датчик 10 формирует квант данных. В течение периода формирования устройство находится в режиме ожидания (стоп-режим), После того как датчик 10 сформировал квант информации на своем выходном регистре (не показан), он возбуждает на шине 13 сигнал "Готов", который активизирует устройство на считывание запрошенного кванта информации. В следующий момент устрой, ство вновь возбуждает сигнал "Пуск" и т.д.В том случае, если разрядность выходного регистра датчика не превышает разрядности канала передачи данных, на каждый такт запроса со стороны устройства приходится один такт формирования кванта данных. Однако если разрядность выходного регистра датчика выше (например, в 2 раза) разрядности канала передачи, возникает необходимость организовать на каждый такт формирования данных датчиков 10 два такта. передачи данных, т.е. согласовать форматы данных. В предлагаемом устройстве предусмотрена возможность работы в однобайтовом и двубайтовом режимах путем установки переключателя 32 (фиг.7). Положение переключателя 32, показанное на фиг.7 соответствует, однобайтовому режиму работы. Итак, потенциал высокого уровня с шины 41 поступает на выходы элементов И 140 и 141, разрешая их работу. 40 Однако на второй вход элемента И 141 через вину 77 с переключателя 32 подан нулевой потенциал, запрещающий его работу, в то время как на второй вход элемента И 140 через шину 76 45 подан потенциал, эквивалентный высокому уровню. Так как третий вход элемента И 140 подключен к выходу генератора 152, то импульсы тактовой частоты поступают через элемент ИЛИ 50 147 на шину 12 сигнала "Пуск" датчика 10 информации. Спустя некоторое время после поступления первого импульса "Пуск" датчик 10 помещает на свой выходной регистр байт информа ции и возбуждает сигнал "Готов", который поступает по шине 13 на второй вход схемы И 142. Так как на 14первый вход элемента И 142 подан через шину 76 потенциал, эквивалентный высокому уровню, то элемент И 142 срабатывает, и сигнал с его выхода через элемент ИЛИ 149 и шину 40 запускает формирователь 127 (фиг,5),Короткий импульс с выхода формирователя 127 поступает на вход элемента И 117, на других входах которого приложены потенциалы высокого уровня, (сигнал РАБ-А на шине 27 удерживается до конца передачи данных, триггер 121 установлен в "единичное" состояние, разрешает работу элемента И 116 по одному входу, триггер 123 находится в "нулевом" состоянии и "единица" на его инверсном выходе разрешает работу элемента И 116 по другому входу, на выходе формирователя 113 удерживается потенциал низкого уровня, который через элемент НЕ 124 также разрешает работу элемента И 117). Импульс с выхода элемента И 117 устанавливает в "единичное" состояние триггер 120. В результате этого потенциал высокого уровня поступает на :.ину 42 и палее на вторые входы элементов И 145 и 144 (фиг.7). Так как при работе в однобайтовом режиме передачи триггер 137 находится в исходном, сброшенном состоянии, то потенциал высокого уровня на его инверсном выходе разрешает работу элемента И 145. Единичный сигнал с выхода последнего Йоступает по шине 44 на адресный вход вы-; ходного коммутатора 7, который обеспечивает.передачу данных с выходного регистра датчика 10 на шины 31. Одновременно потенциал высокого уровня на выходе триггера 120 запускает формирователь 114. Короткий импульс с выхода формирователя Ю 4 задерживается элементом 125 задержки, и затем устанавливает в "единичное" состояние триггер 122. Потенциал высокого уровня на его прямом выходе возбуждает в шине 30 сигнал ИНФ-А, который извещает канал о том, что/байт данных готов и находится на шинах 31Канал снимает с шины 24 сигнал ИНФ-К, считывает байт данных, провершяет контрольный разряд и, если он совпадает с контрольным разрядом, выработанным каналом, вновь возбуждает на шине 24 сигнал ИНФ-К, требуя передачи очередного байта. В дальнейшем .процедура передачи каждо