Устройство для сопряжения магистрали микроэвм с магистралью периферийных устройств

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРеспублик 985 51)5 О 06 Р 13/00 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) К АВТОРСКОМУ С Изобретение относится к вычислитель- ., Устройства, имеющего магистраль, о ной технике и может быть использовано в ную с центральной,многопроцессорных вычислительных комп-Наиболее близкйм к - и редлаг лексах. - устройству является устройствопряжения магистрали микроЭВМИзвестно устройство для сопряжениястраль ю йериферий н ых устр центральной магистрали с периферийными содержащее коммутатор информац магистралями, содержащее коммутаторин- . сигналов, элемент НЕ, узел усилит формационных сигналов, узел усилителей " равляющих сигналов, триггер "упра управляющих сигналов, элемент ЙЕ и триг- коммутатор управляющих сигнал гер управления Я мент ИСКЛЮЧАЮЩЕЕ ИЛИ и трихвата магистрали, причем первая иНедостатком этого устройства являются: . группй информационных входов - в ограниченные функциональные возможно- коммутатора информационйых сигн сти, связанные с невозможностью обеспе- ляются соответствующими группа чения режима прямого доступа к памяти дов-выходовустройствадля подклю микроЭВМ и необходимостью подключения информационным шинам магистрал к центральной магистрали периферийного роЭВМ и периферийных устройств,днотипаемому для. сос магиойств, ионных елей упвления, ов, элеггер завторая ыходов алов явмй вхочения к ей миквход и 1 . 2(21)4822440/24. ляется расширение функциональных воз- (22) 07.05.90 :можностей устройства, за счет обеспече- (46) 30,12.92, Бюл, %48 , . ния возможности подключения к (71) Львовский научно-исследовательский устройству магистрали периферийных устрадиотехнический институт::ройств, не совпадающей по типу с магист.- (72) М,В,Купчак, А,И.Хуторный и В.Н.Гура ралью микроЭВМ, Цель достигается тем (66)1. Авторское свидетельство СССР . что в устройство, содержащее коммутатор М 1367018, кл. О 06 Е 13/00, 1986, . ". -" управляющих сигналов, триггер управле. 2. Авторское свидетельство СССР ; . ния, первый коммутатор управляющих сиг%1508220, кл,806 Г 13/00, 1988., , .налов, узел усилителей управляющих (64) устРОЙСтВО для СОПРяжЕНИя МА- сигналов и элемент НЕ, введены два комму- ГИСТРАЛИ МИКРОЭВМ С МАГИСТРАЛЬЮ .: татора управляющих"сигналов, блок преобПЕрифЕРИЙНЫХустРОЙСтв : .разования управляющих сигналов, блок (57) Изобретение относится к вычислитель-обработки прерывания, элемент И, элемент ной технике и может быть использовано в И-НЕ, элемент ИЛИ, два приемника управ- многопроцессорных вычислительных комп-ляющих сигйалов й четыре. передатчика уплексах. Целью, настоящего изобретения яв- . равляющих сйгналов. 2 з.п. ф-лы, 3 ил БУ)8 режиме прямого доступа в память ис- ние на выходе элемента И-НЕ 27 высокого пользуются все сигналы с первой группы уровня, который задерживается элементом информационных входов 44, кроме сигнала задержки 34 (его время задержки превыша- ОТВ, поступающегопо линии 44.4, а также . ет время задержки элемента 35 и установки используется сигнал ОТВ, поступающий по 5 триггера 40) и не влияет на состояние уров- линии 45,4. Остальные сигналы хоть и обра- ня сигнала ПЗП на линии 46.1,батываются блоком, но не передаются ком- В адресном цикле операции чтения намутаторами 6 и 7 управляющих сигналов на линии 44.2 присутствует низкий уровень намагистрали 19 и 20. Поэтому рассмотрим пряжения,"триггер 40 при этом под действипередачу используемых сйгналов10 ем сигнала на линии 44,1 в единичноеСигнал ОТВ поступает со второй группы состоянии неустанавливается и сигнал ВАД информационных входов блока 45 по линии на линии 46.1 имеетнизкий уровень(пассив.4 на вторую группу выходов блока 47 по ное состояние) независимо от изменениялинии 47,3, а сигнал ОБМ передается с пер- уровня сигнала ПЗП на линии 44.2 во время .вой группы информационных входов блока 15 действия сигнала ОБМ на линии 44 1 (для 45 по линии 45.4 на вторуо группу выходов магистрали 20 периферийных устройств блока 47 по линии 47.3, а сигнал ОБМ пере- . уровень сигнала ПЗП в цикле передачи дандается С первой группы информационных ных операции чтения может йметь любое входов 44 по линии 44,1 на первую группу значение)вйходов 46 по лийии 46.5.:- : 20 Сигналы ДЗП МБ и ДЗП СБ вырабатыСигнал ВАД вырабатывается в резуль- ваются на линиях 46.2 и 46;3 следующим .татеобработкисигйаловОБМиПЗП,посту-образом.пающих с первой группы информационных В адресноМ цикле каждой операцииобвходов блока 44 по линиям 44;1 и 44.2 сост- мена триггер 41 устанавливается в единичветственно, При низких уровнях этих сигна ное или нулевое состояние в зависимости от.лов на выходе гретьего элемента И-НЕ 28 уровня напрякения на линии 49 нулевогоприсутствует сигнал высокого уровня, т.к, разряда адреса. Если в цикле передачи дан- .на его обоих входах высокйй уровень (триг- -ных сигнал на линии 44,2 ПЗП будет иметь ,:гер 40 находится в нулевом состояйии; а на низкий уровень (т,е. происходит запйсь словыходах второго элемента И-НЕ 27 и второ ва информации), то на выходах элементов И го элемента задержки 34 - . вьйокий уро.- 30 и 31 будетнизкийуровеньсигнала,незавень).:.:, : ." .- . .: .висимо от состояния триггера 41.Рассмотрйм-Формированиесигнала При наличии в цикле передачи данныхВАД во время операции записи.-найинии 44.2 сигнала ПЗП высокогоуровня. При появлении на линии 44,2 высокого 35 найряжения на одном из элементов И 30 .уровня сигнала, на выходе элемента И-НЕ или 31(в зависимости от состояния тригге- , 27 появляется низкий уровень сигнала, ко- ра 41) будет присутствовать йьсокий, а на тарый через элемент задержки 34 (перепад другом - низкий уровень напряжения.:напряжения иэ высокого уровня в низкий. Выходньесйгналы элементов И 30 и 31 йроходит через элемент 34 практически без 40 стробируатся сигналом ДЗП, поступающим :задержки). поступает на первый вход эле; . по линии 44.3, и инвертируются элементамимента И-НЕ 28. На линии 46,1 появляется ИЛИ-НЕ 42 и 43, выходные сигналы которых высокий уровень напряжения. Таким абра- поступают на линии 46,2 и 46.3 соответст.зом, в адресном цикле операцийзапйси сиг- венно.нал ВАД на линии 46.1: имеет высокий 45: уровень, . - : -:. Блок 8 преобразования управляющихПри появлении на лйнии 44,1 высокогосигналов в-режиме прямого доступа в пауровня сигнала ОБМ снимается низкий уро- мять вырабатывает сигналы Д и АЦВ, постувеньна установочном входе триггера 72; а пающие на первый 52 и второй 53 выходы на его синхровходе через некоторое время, 50 блока 17, Сигнал АЦВ повторяет сигналопределяемое элементом задержки 70, по- ДЧТ, поступающий свхода чтения 51 блока.является перепад напряжения и при высо- Активный (высокий) уровень сигнала Д выком уровне на линии 44.2 триггер 41 рабатывается при активном(высоком)уров- устанавливается в единичное состояние на не одного из сигналов ДЧТилиДЗП, причем . время действия сигнала ОБМ и таким абра вЪходной сигнал повторяет сигнал ДЧТ изом поддерживается высокий уровень на задеркан на определенное время (опредевыходе элемента И-НЕ 28 независимоот ляемое интерфейсом микроЭВМ) относи- уровня сигнала ПЗП. на линии 44.2.тельно сигнала ДЗП;Одновременно сигнал ОБМ инвертиру- Блок 9 обработки прерывания работаетется элементом НЕ 38 и вызывает 1 оявле- следующим образом.1784985 21 2 ГУстройство на магистрали 20 перифе-. 61 и через некоторое вреля (определяемое рийных устройств выставляет сигнал ЗПР, требованием магистрали 20 периферийных поступающий на вход запроса прерывания устройств) поступает на четвертый выход 69 блока. Так как в программном режиме блока 72 и на линию ПРР магистрали 20 нет обращения по адресу вектора устройст периферийных устройств,ва, то триггер 57 находится в нулевом состо- Третий элемент задержки 62 задержиянии и на его прямом выходе присутствует вэет перепад из низкого уровня в высокий. сигнал низкого давления. В результате нэ Время задержки элемента 62 выбрано довыходе элемента И 58 присутствует сигнал статочно большим (около 5 мкс), так, что при низкого уровня, а на первый вход элемента 10 получении сигнала ОТВ с магистрали 20 пе- И 59 поступает высокий уровень сигнала. риферийных устройств микроЭВМ снимет Поэтому сигнал ЗПР с входа 68 через эле- сигнал ДЧТ и на второй выход блока 70 мент И 59 поступает на третий выход 71 перепадс низкогоуровня напряжения в выблока и в магистраль 19 ликроЭВМ, как сокийнепройдет(элементзэдержки 62 просигнал 30, МикроЭВМ, получив сигнал 30, в 15 пускает перепад напряжения с высокого в программе обработки прерываний прово- низкийпрактическибеззадержки). Вслучае дит операцию чтения адреса вектора уст- . отсутствия сигнала ОТВ с магистрали 20 перойства, адрес которого задается на входе риферийных устройств (например, в случае 22 (подавая определенные уровни сигналов тестирования магистрали 20) вырабатываетна входы селектора адреса 56) 20 ся высокий уровень сигнала нэ втором выхоВ случае подачи на вход селектора ад- де блока 70 и информационно-адресные реса 56 активного сигнала выборки по ли- сигналы с магистрали 20 периферийных нии 65 (определяющего, что адрес на устройств через коммутатор 1 передаются магистрали 19 микроЭВМ входит в задан- на соответствующие линии магистрали 19 ную зону адресов), и совпадения с первого 25 микроЭВМ, При этом в магистраль 19 микпо седьмой разрядов адреса, поступающих роЭВМ поступает также сигнал ОТВ.по линии 64, с заданными на входе 22, на Ф ар мулаизобретен ия выходе селектора адреса 56 вырабатывает-. 1. Устройство для сопряжения магистся высокий уровень напрякения, По прихо-рали микроЭВМ с магистралью периферийду на синхровход 66 сигнала ОБМ 30 ных устройств, содержащее коммутатор снимается сигнал установки в нулевое со- информационно-адресных сигналов й перстояние триггера 57, а через некоторое вре- вый коммутатор управляющих сигналов, мя на его синхронизирующий вход через первые и вторые группы информационнных элемент задержки 60 поступает активный . входов-выходов которых являются соответперепэднапрякенияснизкогов высокий, В 35 ствующими группами входов-выходов устслучае наличия на информационном входе ройства для подключения к магистралям триггера 57 высокого уровня напрякения, микроЭВМ и периферийныхустройств, узел поступающего с выхода селектора адреса .усилителейуправляющихсигналов, первые 56, триггер 57 устанавливается в единичное . группы информационных входов и выходов состояние на время действия сигнала ОБМ, 40, которого являются соответствующими Сигнал с инверсного выхода триггера 57 группами входов и выходовустройства для поступает на первый выход 69 блока и за- подключения к магистрали микроЭВМ, а прещает прохождение сигналаОБМ в маги- вторые группы информационных входов и страль 20 периферийных устройств. выходов являются соответствующими Высокий уровень сигнала с прямого выхода 45 группами входов и выходов устройства для триггера 57 поступает нэ первый вход пер- подключения к матистрали:периферийных ваго элемента И 58, устройств, триггер управления, информэПослепоявлениянамагистраль 19 мик- ционный вход которого является входом роЭВМ сигнала ДЧТ.он передается через пуска устройства, и элемент НЕ, причем коммутатор 2 на магистраль 20 периферий прямой выход триггера соединен с входэныхустройств и поступает с второй группы . ми разрешения первого коммутатора упвхоцов-выходов блока 2 высоким уровнем равляющих сигналов, узла усилителей на вход чтения 67 блока. В результате науправляющих сигналови коммутатора инвыходе элемента И 58 появляется высокий формационно-адресных. сигналов,"первый уровень сигнала. который поступает через 55 вход выбора направления которого подклю-: элемент НЕ 63 на первый вход элемента И чен к выходу элемента НЕ, о т л и ч а ю щ е- . 92 и блокирует прохождение на третий вы- е с я тем, что, с целью расширения функциход 71 блока сигнала запроса прерывания. ональных возможностей устройства засчет Сигнал с выхода элемента И 58 поступает обеспечения подключения к устройству также на вход второго элемента задержки магистрали периферийных устройств, несовпадающей по типу с магистралью микро- ЭВМ, в.него введены второй и третий коммутаторы управляющих сигналов, блок и реобразования:управляющих сигналов, блок обработки прерывания, элемент И, элемент И-НЕ, элемент ИЛИ, два приемника управляющих сигналов, четыре передат чика управляющих"сигналов, прйчем вь 1 ходы элементов И-НЕ и ИЛИсоединены соответственно с первым и вторым входами элемента И, выходом подключенного к второму входу выбора нэправленйя коммутатора инФормационно-адресных сигналов и входу элемента КЕ, группы информационных входов-вь 1 ходов второго и третьего коммутаторов управля ощих сигналов являются соответственйо группами входов-вйходов устройства для подключения к магистралям .микроЭВМ и периферийных устройств, а группы информационных входов й группы выходов соединенысоответственно с первой ивторой группами выходОв, второй и первой руппами информационных входов блока преобразования управляющих сигналов, первый и второй выходь 1 которого соединены соответственно с информационными вхбдэми первого и второго передатчиков управляющих сигналов, а входы блокировки и ответа- соответственно с первым и вторым выходами блока обработки прерывания; третий и четвертый выходыблока обработки прерывания соединены соответственно с информационными входами третьего и четвертого. передатчиков управляющих сигналов, входы выборки и запроса прерывания блока обработки прерывания подключены к выходам. первого и второго приемников управляющих сигналов, входы которых являютсясоответствующими входами устройства для подключения к магистралям микроЭВМ и магистрали пе-.риферийных устройств, выходы первого, второго и третьего передатчиков являются соответствующими выходами устройства для подключения к магистрали микроЭВМ, инверсный выход триггера управления сое- динен с разрешающими входами третьего и четвертого передатчиков управляющих сигналов, выход которого является выходом устройства для подключения к магистрали периферийных устройств, разрешающие входы первого и второго передатчиков уп равляющих сигналов соединены с первойгруппой выходов узла усилителей управляющих сигналов, первым входом выбора направления первого и входом, выбора направления третьего коммутаторов управляющих сигналоЪ, разрешающие входы второго и третьего коммутаторов управляющих сигналов соединены с прямым выходом триггера управления, синхровход которогоподключен к синхровходу блока обработкипрерывания и третьему выходу блока преобразования управляющих сигналов, вход5 нулевого разряда адреса которого и адресный вход блока обработки прерывания. подкл 1 очены к первой группе информационныхвходов-выходов коммутатора информационно-адресных сигналов, вход чтения данных10 блока обработки прерывания соединен спервой группой информационныхвходов-.выходов первого коммутатора управляющихсигналов и первым входом элемента И-НЕ,вторым входом подключенного к четверто 15му выходу блока преобразования управляющих сигналов, вход чтения данныхкоторого соедийен с первым входом эле- .мента ИЛИ и с второй группой информационных входов-выходов первого коммутатора20 управляющих сигналов, второй вход выборанаправления которого соединен с второйгруппой выходов узла усилителей управляющих сигналов, входом выбора. направления второго коммутатора управляющих25 сигналов. третьим входом элемента И-НЕ ивторым входом элемента ИЛИ, установочйый вход триггера управления соединен свторой группой выходов узла усилителей управляющих сигналов, вход адреса вектора30 блока обработки прерывания является входом задания адреса вектора прерывания устройства,2.Устройство по п,1, отл ича ющеес я тем, что блок преобразования управля 35 ющих сигналов содержит три элементаИЛИ, три элемента И-НЕ; четыре элементаИ, пять элементов задержки, два элементаНЕ, два триггера и два элемента ИЛИ-НЕ,первую и вторую группц информационных40 входов блока, первую и вторую группы выходов блока, вход блокировки блока, входынулевого разряда адреса, ответа и чтенияблока, с первого по четвертый выходы блока, причем выходы первых элементов ИЛИ45 и И-НЕ, первый вход первого элемента ИЛИсоединены соответственно с входом первого элемента задержки и первым входом первого элемента И, выход первого элементаНЕ соединен с первым входом второго эле 50 мента И-НЕ, выходом подключенного черезвторой элемент задержки к первому входутретьего элемента И-НЕ, второй вход которого соединен с инверсным выходом первоготриггера, синхровходом подключенного к56 выходу третьего элемента задержки, прямой и инверсный выходы второго триггерасоединены с первыми входами второго итретьего элементов И соответственно, выходы которых подключены к первым входампервого и второго элементов ИЛИ-НЕ соот1784985 25 ветственно, вторые входы которых подключены к выходу второго элемента НЕ, выход четвертого элемента задержки соединен с первым входом второго элемента ИЛИ, выход которого является первым выходом бло ка, выход пятого элемента задержки соединен с первым входом четвертого элемента И, второй вход которого является входом блокировки блока, первый вход и выход третьего элемента ИЛИ являются соответст венно входом ответа и четвертым выходом блока, вход чтения блока соединен с вторым входом второго элемента ИЛИ и является вторым выходом блока, выходы первогоэлемента И, первого элемента задержки, чет вертого элемента И и соответствующий разряд второй группы информационных входов блока образуют вторую группу выходов блока, первый и второй входы первого элемента И-НЕ, соединенные соответствен но с первым и вторым входами первого элемента ИЛИ, второй вход первого элемента И и вход пятого элемента задержки, соединенный с третьим выходом блока, образуют вторуюгруппу информационных входов 25 блока, вход сброса первого триггера, соединенный с синхровходом второго триггера, входами первого элемента НЕ и третьего элемента задержки, второй вход второго элемента И-НЕ, соединенный с информаци онным входом первого триггера, с вторыми входами второго и третьего элементов И, вход второго. элемента НЕ, соединенный с входом четвертого элемента задержки, и1 26второй вход третьего элемента ИЛИ образуют первую группу информационных входов блока,.выходы первого и второго элементов ИЛИ-НЕ, третьих элементов И-НЕ и ИЛИ и вход первого элемента НЕ, соединенный с первой группой информационных входов блока, образуют первую группу выходов блока.3. Устройство по п,1, о т л.и ч а ю щ е ес я тем, что блок обработки прерываний содержит вход задания адреса для считывания вектора, дешифратор адреса, триггер, первый и второй элементы И, с первой по третью линии задержки, элемент НЕ, адресный вход, вход выборки, синхровход блока, входы чтения блока и запроса прерывания, с первого по четвертый выходы блока, причем синхровход триггера соединен через первый элемент задержки с синхровходом блока и входом сброса триггера, информационным входом и прямым выходом подключенного соответственно к выходу дешифратора адреса и первому входу первого элемента И, выход которого через второй и третий элементы задержки соединен с четвертым и вторым выходами блока, первый вход второго элемента И соединен через элемент НЕ с выходом первого эле- мента И, а выходявляетсятретьим выходом блока, вторые входы первого и второго элементов И и инверсный выход триггераявляются соответственно входами чтения и запроса прерывания и первым выходом блока.Составитель В. ВертлибТехред М,Моргентал . Корректо Тираж . Подписное Государствейного комитета по изобретениям и открытиям пр 113035, Москва, Ж, Раушская наб., 4/517849853 4выход элемента НЕ соединены первым и мутатор управляющих сигналов, первые и вторым входами выбора направления ком.- вторые группь 1 информационных входов- мутатора информационных сигналов, пер- выходов которых являются соответствуювые и вторые группы входов и выходов узла щими группами входов-выходов устройства усилителей управляющих сигналов являют для подключения к магистралям микрося соответствующими группами входов и ЭВМи периферийныхустройств,узелусивыходов устройства для подключения к лителей управляющих сигналов, первые группам входныхи выходныхшинмагистра- группы информационных входов и выхоли микро ЭВМи группам выходных и вход- дов которого являются соответствующимиин магистрали периферийных 10 группамивходовивыходовустройствадля устройств, выход триггера управлейия сое- подключения к магистрали микроЭ, а динен с разрешающими входами коммута- вторые группы его информационных входов тора информационных сигналов й узла. и выходов являются соответствующими усилителей управляющих сигналов, а вход группами входов и выходовустройства для становки,:синхровход и информацион подключения к магистрали перифериййых ный вход являются соответствующими вхо- устройств, триггер управления, информадами устройства для йодключения к шинам ционный вхад которого является входом установки и синхронизации обмена маги- пуска устройства, элемент НЕ, причем страли микроЭВМ и входу пуска устройст- прямой вь 1 ход триггера соедийен с входава, первая и вторая группы входов-выходов 20 ми разрешения первого коммута гора уп- . коммутатора управляющих сигналов явля- равляющих сигналов, узла усилителей ются соответствующими группамй входов-управляюЩих сигналов и сумматора ин-. выходов устройства для подключения к.формационно-адресных сигналов, первый уйравляющим шинам магистрали" микро- вход выбора направления которого под- ЭВМ и магистрали периферийных уст ключен к выходу элемента НЕ, введены ройств, а первый и второй входы выбора втарои и третий коммутаторы управляонаправления подключены соответственно щих сигналов, блок преобразования управ- . к инверсному и прямому выходам триггера ля ющих сигналов, блок обработки захвата магистрали; информационный . г 1 рерывания, элемент И, элемент И-НЕ; элевход и синхравыход которого являются со-30 мент ИЛИ, два приемника управляющих ответственно входами устройсгва для под- сигналов, четыре передатчикауправляюлючения к шине разрешения запросащих сйгналов, причем выходы элементов И- магистрали микроЭВМ и шине подтверж- НЕ и ИЛИ соединены соответственйо с дения запроса магистрали периферийных первым и вторь 1 м входами элемента И; выустройств, первый вход элемента ИСКЛ Ю ходом подключеного ко второму входу выбо- ЧАЮЩЕЕ ИЛИ является входом устройст- ра направления кОммутатора ва для подключения к шине чтения данных инФормационно-адресных сигналов и входу магистрали микроЭВМ, инверсный выход элемента НЕ, группы информационнйх вхатриггера захвата магистрали соединен с дов-выходов второго и третьего коммутатовторым входом элемента ИСКЛЮЧАЮ- .40 ров управляющих сигналов являются ЩЕЕ ИЛИ, выходом саединеййого с вхо;. соответствующимигруппамивходов-выходом элемента НЕ 21,дов для подключения кмагистрали микроНедостатком данного устройства явля- ЭВМ и периферийных устройств, а группы ются: ограниченные функциональные воз- информационных входов и группы выхоможности из-за того, что к центральной 45 дав - соответственно С первой и второй магистрали могут быть подключены. только группами выходов, второй и первой группа- периферийные устройства, имеющие маги- ми информационных входов блока преобрастраль, однотипную с центральной, зования управляющих сигналов, первый ивторой выходы которого- соединены соотЦель изобретения - расширение функ ветственно с информационными входами циональных возможностей устройства за первого и второго передатчика управляю. счет обеспечения возможности подключе- щих сигналов, а входы блокировки и ответа ния к устройству магистрали периферийнь 1 х- соответственно с первым и вторым выхоустрайств, не совпадающей по типу с маги- дами блока обработки прерывания, третий, стралью микроЭВМ,55 четвертый выходы которого соединены саПоставленая цепь достигается тем, что ответственно с информационными вход- в устройство для" сопрякения Магистрали ми третьего и четвертого передатчиков микроЭВМ с магистралью периферийных управляющих сигналов, а входы выборки и устройств, содержащее коммутатор инфор- запроса прерывания блока обработки пр- мационно-адресныхсигналови первыйком- рывания подключены к выходам первого лсигналов, третьим входом элемента И НЕ и вторым входом элемента ИЛИ, установочный вход триггера управления соединен со второй группой выходов узла усилителей управляющих сигналов, входадреса вектора блока обработки прерывания является входом задания адреса вектора прерывания устройства, при этом блок преобразования управляющих сигналов содержит три элемента ИЛИ, три элемента И-НЕ, четыре. элемента И, пять второго приемников управляющих сигналов, входы которых являются соответствующими входами устройства для подключения к магистрали микроЭВМ и магистрали периферийных устройств, выходы первого, второго и третьего передатчиков являются соответствующими выходами устройства для подключения к магистрали микроЭВМ, инверсный выход триггера управления соединен с разрешающими входами третьего и четвертого передатчиков управляющих сигналов, выход последнего является выходом устройства для подключения к магистрали периферийных устройств, разрешающие входы первого и второго передатчиков управляющих сигналов соединены с первой группой выходов узла усилителей управляющих сигналов, первым входом выбора направленияпервого и входом выбора. направлениятретьего коммутатора управляющих сигналов, разрешающие входы второго и третьего коммутаторов управляющих сигналов соединены с прямым выходом триггера управления. синхровхад которого подключен к синхровходу блока обработки.прерывания и третьему выходу блока преобразования управляющих сигналов, вход нулевого разряда адреса которого иадресный вход блока обработки прерывания подключены к первой группе информационных входов-выходов коммутатора информационно-адресных сигналов, вход чтения данных блока обработки прерывания соединен с первой группой информационных входов-выходов первого коммутатора управляющих сигналов и первым входом элемента И-НЕ, вторым входом подключенного к четвертому выходу блока преобразования управляющихсигналов, вход чтения данных которого соединен с первым входом элемента ИЛИ и со второй группой информационных входов-вь 1 ходов первого коммутатора управляющих сигналов, второй вход выбора направления которого соединен со второй группой выходов узла усилителей управляющих сигналов, входом выбора направления второго коммутатора управляющих 10 15203040 элементов задержки, два элемента НЕ, два триггера и два элемента ИЛИ-НЕ, первую и вторую группы информационных входов блока, первую и вторую группы выходов блока, вход блокировки блока, входы нулевого разряда адреса, ответа и чтения блока, с первого по четвертый выходы блока, причем выходы первых элементов ИЛИ и И-НЕ, первый вход, первого элемента ИЛИ соединены соответственно с входом первого элемента задержки и первым входом первого элемента И,квыход первого элемента НЕ соединен с первым входом второго элемента И-НЕ, выходом подключенного через второй элементзадержки к первому входу третьего элемента И-НЕ, второй вход которого соединен с инверсным выходом первого триггера, синхравходом подключенного к выходу третьего элемента задержки, и рямой и инверсный выходы второго триггера соединены с первымй входами второго и третьего элементов И соответственно, выходы которых подключены к первым входам первого и второго элементов ИЛИ-НЕ соответственно, вторые входыкоторых подключены к выходу второго элемента НЕ, вь 1 ход четвертого элемента задержки соединен с первым входом второго элемента ИЛИ, выход которого является первым выходом блока, выход пятого элемента задержки соединен с первым входом четвертого элемента И, второй вход которого является входом блокировки блока, первый вход и выход третьего элемента ИЛИ и являются соответственно входом ответа и четвертым выходом блока, вход чтения блока соединен со вторым входом второго элемента ИЛИ и является вторым выходом блока, выходы первого элемента И, первого элемента задержки, четвертого элемента И и соответствующий разряд второй группы информационных входов блока образуют вторую группу выходов блока, первый и второй входы первого элемента И-НЕ, соединенные соответственно с первым и вторым входами первого элемента ИЛИ, второй вход первого элемента И и вход пятого элемента задержки, соединенный с третьим выходом блока, образуют вторую группу информационных входов блока, вход сброса первого триггера, соединенный с синхровходом второго триггера, входами первого элемента НЕ и третьего элемента задержки, второй вход второго элемента И-НЕ, соединенный с информационным входом первого триггера, с вторыми входами второго и третьего элементов И, выход второо элемента НЕ, соединенный с входом четвертого элемента задержки, и втарой вход третьего элемента ИЛИ образуютпервую группу информационных входовблока, выходы первого элемента ИЛИ-НЕ ивторого элемента ИЛИ-НЕ, выходы третьихэлементов И-НЕ и ИЛИ и вход первого элемента НЕ, соединенный с перцой группойинформационных входов блока, образуютпервую группу выходов блока, а блок обработки прерываний содержит вход заданияадреса для считывания вектора, дешифратор адреса, триггер, первый и второй элементы И, с первой по третью линиизадержки, элемент НЕ, адресный вход, входвыборки, синхровход блока, входы чтенияблока и запроса прерывания, с первого по 15четвертый выходы блока, причем синхровход триггера соединен через первый элемент задержки с синхровходом блока ивходом сброса триггера, информационным входом и прямым выходом подключенного соответственно к выходудешифратора адреса и первому входупервого элемента И, выход которого через второй и третий элементы задержкисоединен с четвертым и вторым выходами блока, первый вход второго элементаИ соединен через элемент НЕ с выходомпервого элемента И, а выход - являетсятретьим выходом блока, вторые входы первого и второго элементов И и инверсный 30выход триггера являются соответственновходами чтения и запроса прерывания ипервым выходом. блока.Сопоставимый анализ с прототипом показывает, что заявляемое устройство отличается наличием новых элементов, аименно, двух коммутаторов управляющихсигналов, элемента ИЛИ, элемента И-НЕ,элемента И, элемента Н Е, блока преобразования управляющих сигналов, блока 40обработки прерываний, четырех магистральных передатчиков управляющих сигналов, двух приемников управляющихсигналов и их связей с другими элементами. Таким образом; заявляемое устройство соответствует критерию изобретенйя"новизна",Сравнение заявляемого решения с,другими техническими решениями показывает, что все указанные элементы аироко известны. Однако, при их, введении, вуказанной связи с другими элементамисхемы, в устройство для сопряжения магистрали микроЭВМ с магистралью периферийных устройств они приводят к 55расширению функциональных возможностейпредлагаемого устройства сопряжения.Расширение эксплуатационных возможностей получается за счет того, что периферийные устройства, подключаемые к шине МПИ по ГОСТ 26765.51-.86 можно подключить к системной магистрали микро- ЭВМ "Электроника МС 0585".На фиг.1 представлена функциональная схема устройства для сопряжения магистрали микроЭВМ с магистралью периферийных устройств; на фиг,2 - функциональная схема блока преобразования управляющих сигналов; на фиг.3 - функциональная схема блока обработки прерываний,Устройство для сопряжения магистрали микроЭВМ с магистралью периферийных устройств содержит(фиг.1) коммутатор 1 инФормационно-адресных сигналов, первый коммутатор 2 управляющих сигналов, узел 3 усилителей управляющих сиг-. налов, триггер 4 управления, элемент НЕ 5, второй 6 и третий 7 коммутаторы управляющих сигналов, блок преобразования управляющих сигналов 8, блок обработки прерывания 9, элемент И 10, элемент ИНЕ 11, элемент ИЛИ 12, первый 13 и второй 14 приемники управляющих сигналов, первый 15, второй 16, третий 17 и четвертый 18 передатчики управляющих сигналов, магистраль микроЭВМ 19, магистраль периферийных устройств 20, вход пуска устройства 21, вход задания адреса вектора прерывания 22, первые и вторые группы информационных входов-выходов коммутатора 1 информационно-адресных сигналов являются соответствующими группами входов-выходов устройства для подключения к магистрали 19 микроЭВМ и 20 периферийных устройств, первые и вторые группы информационных входов-выходов коммутатора 2 управляющих сигналов являются соответствующими группами входов-выходов устройства для подключения, к магистралям 19 мик- роЭВМ и 20 периферийных устройств и подсоединяются на магистралях 10 и 20 к линиям "Чтение данных" (в терминологии интерфейсов микроЭВМ и периферийных устройств - сигнал ДЧТ), и "В ы бор устройства" (ВУ), первые группы информационных входов и выходов узла усилителей управляющих сигналов 3 являются соответствующими группами входов и выходов уСтройства для подключения к магистрали 19 микроЭВМ и предназначены для передачи в устройство сигналов "Разрешение захвата магистрали" (РЗМ), "Установка" (УСТ) и для передачи в магистраль 19 сигналов "Запрос магистрали" (ЗМ), "Подтвеждение запроса" (ПЗ), "Авария источника питания" (АИП), вторые группы информацидами блока 9 обработки прерывания, третий, четвертый выходы котороГо соединены соответственно с ин 4 ормационными входами третьего 17 и четвертого 18 передатчиков управляющих сигналов, авходы выборки и запроса прерывания блока 18 обработки прерывания подключены к выходам первого 13 и второго 14 приемников управляющих сигналов, входы которых являются соответствующими входами устройства для подключения к магистрали 19 50 онных входов и вь 1 ходов узла усилителей управляющих сигналов 3 являются соответствующими группами входов и выходов устройства для подключения к магистрали 20 периферийных устройств и предназна чены для передачи в устройство сигналов . ЗМ, ПЗ, АИП и для передачи в магистраль 20 сигналов РЗМ и УСТ, информационный вход триггера.4 является входом пуска устройства, прямой выход триггера 4 соеди нен с входами разрешения первого коммутатора 2 управляющих сигналов, узла 3 усилителей управляющих сигналов и коммутатора 1 информационно- адресных сигналов, первый вход 15 выбора направления первого коммутатора 1 информационно-адресных сигналов подключен к выходу элемента НЕ 5, выходы элементов И-НЕ 11 и ИЛИ 12 соединены соответственно с первым и вто рым входами элемента И 10, выходом подключенного ко второму входу выбо-. ра направления коммутатора 1 информационно-адресных сигналов и входу элемента НЕ 5, группы информационных. 25 входов-выходов второго 6 и третьего 7 коммутаторов управляющих сигналов являются соответствующими группами входов-выходов для поключения к магистралям 19 мик- роЭВМ и 20 периферийных устройств и 30 подсоединяются на магистрали 19. микро- ЭВМ к линиям "Синхронизация обмена" (ОБМ), "Ответ" (ОТВ), "Запись, младшего байта" (ДЗП-МБ), "Запись старшего байта" (ДЗП-СБ), "Адресный цикл вывода или вы вод" (ВАД), а на магистрали 20 периферий- ных устройств - к линиям ОБМ, ОТВ, "Запись данных" (ДЗП), "Признак записи" (ПЗП), а группы информационых входов и группы выходов - соответственно с 40 первой и второй группами выходов, второй и первой группами информационных входов блока преобразования управляю- щих сигналов, первь 1 й и второй выходыкоторого соединены соответственно с информационными входами первого 15 и второго 16 передатчиков управляющих сигналов, а входы блокировки и ответа - соответственно с первым и вторым выхомикроЭВМ и магистрали 20 периферийных устройств, выходы первого 15, второго 16 и третьего 17 передатчиков являются соответствующими выходами устройства для подключения к магистрали 19 микроЭВМ, инверснь 1 й выход триггера управления 4 соединен с разрешающими входами треть- . его 17 и четвертого 18 передатчиков управляющих сигналов, выход последнего является выходом устройства для подклю-чения к магистрали периферийных устройств, разрешающие входы первого 15 и второго 16 передатчиков управля- . ющих сигналов соединены с первой груп- пой узла усилителей управляющих сигналов 3 и уйравляющими входами. первого 2 и третьего 7 коммутаторов уп равляющих сигналов; разрещающие входы второго 6 и третьего 7 коммутаторов управляющих сигналов соединены с прямым выходом триггера управления 4, синхровход которого подключен к синхровходу блока обработки прерывания 9 и третьему выходу блока преобразования управляющих сигналов 8, вход нулевого разряда адреса которого и адресный вход блока обработки прерывания подключены к первой группеинформационных входов-выходов коммутатора 1 информационно-адресных сигналов, вход чтения данных блока обработки прерь,вания 9 соединен с первой группой информационных входов-выходов первого коммутатора 2 управляющих сигналов и первым входом элемента И-НЕ 11, вторым входом подключенного к четвертому выходу блока преобразования управляющих сигналов 8, вход чтения даннь 1 х которого соединен с первым входом элемента ИЛИ 12 и со второй группой информационных входов-выходов первого коммутатора 2 управляющих сигналов, вход выбора направления которого соединен со второй группой выходов узла усилителей управляющих сигналов 3, третьим входом элемента И-НЕ 11 и вторымвходом элемента ИЛИ 12, установочный вход триггера управления 4 соединен со второй группой выходов узла усилителей управляющих сигналов 3, вход адреса вектора блока обработки прерывания 9 является входом задания адреса вектора и реры вани я . устройства.Блок преобразования управляющих сигналов содержит (фиг.2) три элемента ИЛИ 23, 24, 25, три элемента И-НЕ 26.28, четыре элемента И 29, 30, 31, 32, пять элементов задержки 3335, 36, 37, два элемента НЕ 38, 39, два триггера 40, 41 и два элемента ИЛИ-НЕ 42 и 43, первую и вторуюгруппы информационных входов блока 44, 45, первую и вторую группы выходов блока 46, 47, вход блокировки блока 48, .входы нулевого разряда адреса 49, ответа 50 и чтения блока 51, с первого почетвертый выходы блока 5255, причемвыходы первых элементов ИЛИ 23 и ИНЕ 26, первый вход первого элементаИЛИ соединены соответственно с входом первого элемента задержки 33 и первым входом первого элемента И 29, .выходпервого элемента НЕ 38 соединен с первым входом второго элемента И-НЕ 27, вь 1 ходомподключенного через второй элемент задержки 34 к первому входу третьего эле мента И-НЕ 28, второй вход которогосоединен с инверсным выходом первого триггера 40, синхровходом подключенного к выходу третьего элемента задержки35, прямой и инверсный выходы второго триггера 41 соединены с первыми входами второго 30 и третьего 31 элементов И соответственно, выходы которых подключены к первым входам первого 42 и второго 43элементов ИЛИ-НЕ соответственно, вторые 25входы которых:нсдКл ЮцЕНЬ 1 К Выхсду втсрО- го элемента НЕ 39, выход четвертого элемента задержки 36 соединен с первымвходом второго элемента ИЛИ 24, выходкоторого является первым выходом 52 блока, выход пятого элемента задержки 37 соединвн с первым входом цетвертого элемента И 32, второй вход которого является входом блокировки 48 блока, первыйвход и выход третьего элемента ИЛИ 25являются соответственно входом ответа и четвертым выходом 55 блока, вход чтения 51 блока соединен со вторым входом второго элемента ИЛИ 24 и является вторым выходом 35 блока, выходы первого элемента И 29, первого элемента задержки33. четвертого. элемента И 32 и соответствующий разряд второй группь 1 информационных входов блока образуют вторуогруппу выходов 47 блока, первый и второй входы первого элемента И-НЕ 26, соединенные соответственно с первым и вторым входами первого элемента ИЛИ 23; втОройвход первого элемента И 29 и вход пятогоэлемента задержки 37, соединенный с . третьим выходом 54 блока, образуют вторую группу информационных входов бло.ка, вход сброса первого триггера 40, соединенный с синхровходом второго триггера 41, входами первого элемента НЕ и третьего элемента задержкивторой вход второго элемента И-НЕ 27, соединенный с информационным входом первоготриггера 40 с вторыми входами второго 30 и третьего 31 элементов И, вход второго элемента НЕ 39, соединенный с входом четвертого элемента задержки 36 и второй вход третьего элемента ИЛИ 25 образуют первую группу информационных входов 44 блока, выходы первого элемента ИЛИ-НЕ 42 и второго элемента ИЛИ-НЕ 43 соединены, выходы третьих элементов И-НЕ 28 и ИЛИ 25 и вход первого элемента НЕ 35, соединенный с первой группой информационных входов 44 блока, образуют первую группу выходов 47 блока,Блок 9 обработки прерываний содержит (фиг,З) дешифратор адреса 56, триггер 57 первый и второй элементы И 58, 59, с первой по третью линии задержки 60,62, элемент НЕ 63, адресный вход 64, вход выборки 65, синхровход блока 66, входы чтения блока 67 и запроса прерывания 68, с первого по четвертый выходы блока 6971, причем синхровход триггера 57 соединен через первый элемент задержки 60 с синхровходом блока и входом сброса триггера 57, информационным входом и прямым выходом подключенного соответственно к выходу дешифратора адреса 56 и первому входу первого элемента И 58, выход которого через второй 61 и третий 62 элементы задержки соединен с четвертым 72 и вторым 70 выходами блока, первый вход второго элемента И 59 соединен через элемент НЕ 63 с выходом первого элемента И 58, а выход - является третьим выходом блока 72; вторые входы первого 58 и второго 59 элементов И и инверсный вь 1 ход триггера являются соответственно входами цтения и запроса прерывания и первым выходом блока,Коммутатор 1 информационно-адресных сигналов и первый коммутатор 2 управляющих сигналов при подаче на вход разрешения высокого уровня напряжения отключаются от обеих магистралей, а при подаче на вход разрешения низкого уровня напряжения направление передаци определяется уровнями напряжений на входах выбора направления. При подаче на первый вход выбора направления низкого уровня напряжения, а на второй вход выбора направления - высокого уровня, коммутаторы передают информаци 1 о с первой группы входов-выходов на вторую(то есть с магисграли 19 микроЭВМ на магистраль 20 периферийных устройств), при подаче на первый вход выбора направления высокого уровня напряжения и на второй вход выбора направления - низкого уровня, коммутаторы передают информацию с второй руппы входов-выходовна первую (то есть с магистрали 20 перифе- сигналов ОБМ, следовательно, на прямомрийных устройств на магистраль 19 микро- выходе триггера 4-сигнал высокого уровня,ЭВМ). Коммутаторы 1 и 2 могут быть а на инверсном выходе - сигнал низкогореализованы на микросхемах К 559 ИПЗ, уровня, В результате от магистралей 19 иВторой 6 и третий 7 коммутаторы уп 20 будут отключены коммутатор 1 инфор-равляющих сигналов при подаче на вход мационно-адресных сигналов, первый 2,разрешения высокого уровня напряже- второй 6 и третий 7 коммутаторыуправляния отключаются от обеих магистралей, а ющих сигналов (так как на их разрешаюпри подаче на вход разрешения низкого . щие входы поступает "едийичныйуровня напряжения направление переда отключающий уровень), блок усилителейчи определяется уровнями напряжений на управляющих сигналов 3, а также третийвходах выбора направления. При подаче 17 и четвертый 18 передатчики управляюна вход выбора направления высокого щих сигналов (на их разрешаюище входы:уровню напрякения коммутаторы переда- поступает нулевой отклачающий уровень).ют информацию с группы ивформацион Сигнал ПЗ поступающий с первой группыных входов-выходов на группы выходов (с выходов, в данном случае будет иметь низсоответствующей магистрали на блок 8 кий уровень и поэтому будут отключеныпреобразования управляющих Сигналов), первый 15 и второй 16 передатчики управа при подачена вход выбора направления ляющих сигналов, Таким образом в случае. низкого уровня напряжения коммутаторы 20 наличия на входе пуска устройства 21 выпередают информацию с группы входов на сокого уровня найряженйяустройство бугруппу информационных входов-выходов дет отключено от магистралей 19 и 20 и не.(с блока 8 преобразования управляющих будет влиять на их работу.сигналов на соответствующую магист- В рабочем режиме на вход 21 пускараль). Коммутаторы 6 и 7 могут быть рвали устройства подается, сигнал низкогозованы на микросхемах К 559 ИП 3. уровня. По приходу первого сигналаМагистральные передатчики 15.18 выпал- ОБМ триггер 4 установится в нулевоеняют логическую функцию И-НЕ над сигна- состояние. В результате на инверсномлами на их входах и представляют собой выходе - сигнал высокого уровня. Позмикросхемы К 559 ИП 1, :.30 тому через блок 3 управляюище сигналы РЗМ, УСТ будут передаваться -сБлок 3 усилителей управляющих сиг- магистрали 19 микроЭВМ на магистналов передает информацйю с первой раль 20 периферййных устройств, а сиггруппы информационных входов на вто- налы ЗМ, ПЗ, АИП будут передаватьсярую группу информационных выходов и с 35 в.обратном направлении,второй группы информационных входовна первую группу информационных выхо- .. Направление передачи информациондов при подаче на вход разрешения низко- йо-адресньа "сигналов завйсит от уровняго уровня напряжения. При подаче на вход сигнала на выходе элемента И 10. При высоразрешения выского уровня напряжения 40 ком уровне напрякения"йа вь 1 ходеэтогопервая и вторая группы информационных элемента информационно-адресные сигнавыходов отключаются от магистралей лы будут передаваться смагистрали 19 микБлок 3 может быть реализован на микро- роЭВМ на магистраль 20 периферийныхсхемах К 559 ИП 1 и К 559 ИП 2,. устройств; а при низком уровне вобратномЭлементы задержки, входящие в состав 45 направлении,устройства, можно реализовать в виде ин-Передача информационно-адресных итегрирующих ВС-цепочек.,остальных управляющих сигналов зави- .,сит от режимаработы устройства, УстДешифратор адреса 56 можно реализо- ройства может работать в следующихвать с помощью двух схем сравнения, реа режимах:лизованных в виде микросхем К 155 СП 1. 1) программный, т.е,обращение микроУстройство работает. следующим обра- ЭВМ к устройствам на магистрали перифезом. рийных устройств;В начале работы сигналом УСТ, посту) режим прерывания программы мик-.пающим с второй группы выходов блока 3, 55 роЭВМ устройства, подключенного к магитриггер 4 устанавливается в единичйое со- страли 20;стояние. При наличии на входе 21 пуска 3) режим прямого доступа в памятьустройства высокого уровня напряжения микроЭВМ устройством, подключеннымтриггер 4 будет оставаться в единичном со- . к магистрали 20 периферийных уст-стоянии при поступлении на синхровход ройств,178498515Рассмотрим передачу сигналов устрой- этом уровень сигнала на выходе элемента Иством сопряжения в каждом из этих режи будет повторять уровень сигнала на выходе элемента И-НЕ 11, который, в своюВ программном режиме работы и режи- очередь, будет зависеть от уровней сигналовме прерывания сигнал ПЗ находится в пас ДЧТ на первой магистрали 19 микроЭВМ исивном.состоянии, поэтому на первь 1 й вход сигнала ОТВ, поступающего из устройствавыбора направления первого коммутатора сопрякения в магистраль 19 микроЭВМ,управляющих сигналов 2, на вход выбора т.е. блок 1 в программном режиме и режинаправления второго коммутаторауправля-. ме прерывания будет передавать инфорющих сигналов 7 и на разрешающие входы 10 мационно-адресные сигналы с магистралипервого 15 и второго 16 передатчиков посту периферийных устройств в магистраль 19пает низкий уровень напряжения с первой микроЭВМ вцикле чтения со стороны микгруппы выходов блока усилителей и управ- роЭВМ регистров устройств на магистралиляющих сигналов 3, а на второй вход выбора 20 иличтения адреса вектора устройства. Внаправленияпервогокоммутаторауправля остальных случаях (адресные циклы илиющих сигналов 2, на вход выбора направле- циклы записи) информационна-адресныения первого коммутатора управляющих сигналы будут передаваться из магистралисигналов 6 поступает высокий уровень на микроЭВМ в магистраль 20 периферий- .пряжения с второй группы выходов блока "ных устройств,усилителей управляющих сигналов 3. При 20 В режиме прерывания устройство рабоэтом первый 2 коммутатор управляющих тает следу 1 ощим образом,сигналов передает сигналы АЧТ и ВУ с ма- Сигнал "Запрос прерыванйя" (ЗПР) нагистрали 19 микроЭВМ на магистраль 20 магистрали 20 периферийныхустройств пепериферийных устройств, второй 6 комму- редается в магистраль 6 микроЭВМ на литатор управляющих сигналов передает сиг нию "Запрос обмена" (30); В результатеналы ОБМ, ДЗП, МБ, ДЗП СБ, ВАД с микроЭВМ выходит. на обработку прерывамагистрали 19 микроЭВМ в блок 8 преобра- .ния, Блок 9 обработки прерь 1 вания преобразования управляющих сигналов, а сигнал зует цйкл чтения регистра устройстваОТВ в обратном направлении, третий ком- сопряжения на магистрали 19 микроЭВМ вмутатор 7 управляющих сигналов передает 30 цикл считывания вектора прерывания на масигналы ОБМ, ДЗП; ПЗП с блока 8 преобра- гистрали 20 периферийных устройств, Призования управляющих сигналов на магист- этом блокируется прохождение в магистраль 20 периферийных устройств, а сигнал раль 20 периферийных устройств сигнала. ОТВ в обратном направлении. В указанных ОБМ, пропускается в магистраль 20 перифедвух режимах работы сигналы "Адресный 35 рийных устройств сигнал ДСТ и через опрецикл вывода или вывод" (АЦВ), "Данные" (Д) деленное время блок 9 вырабатывает сигналс выходов первого 15 и второго 16 передат- "Разрешение прерывания". (ПРР), поступачиков управляющих сигналов в магистраль ющий в магистраль 20 периферийных уст 19 микроЭВМ не поступают ройств, Устройство, выставившее запрос иВ программном режиме и режиме пре получившее сигналы ДЧТ и ПРР, выставляетрывания блок 8 преобразования управляю- свой прерывания и сигнал ОТВ, которыйщих сигналов передает сигнал ОБМ с передается в магистраль 19 микроЭВМ,Тавторого коммутатора 6 управляющих сигна- ким образом, при обращении по адресу веклов на третий коммутатор 7 управляющих тора устройства микроЭВМ считываетсигналов, а сигнал ОТВ с обрагном направ вектор прерывания.лении, а также преобразует сигналы ДЗП В устройстве сопряжения при чтенииМБ, ДЗП СБ, ВАД, поступающие из второго . вектора устройства предусмотрена выракоммутатора 6 управляющих сигналов, в ботка сигнала ОТВ в случае отсутствия сигсигналы ДЗП, ПЗП и передает их на третий нала ОТВ с магистрали 20 периферийныхкоммутатор 7 управляющих сигналов.50 устройств (при этом микроЭВМ считываетНаправление передачи информйцион- . состояние инФормационно-адресных линийно-адресных сигналов зависит от уровня на- магистрали 20 периферийных устройств).пряжения на выходе элемента И 10. В Этот режим можно использовать в целяхвышеуказанных двух режимах на втором отладки устройств на магистрали 20 перивходе элемента И 10 будет присутствовать 55 Ферийных устройств,. высокий уровень напряжения с выхода эле- В режиме прямого доступа устройство -мента ИЛИ 12, так как на второй вход по- инициатор обмена в данном режиме выследнего поступает высокий уровень ставляетсигнал ЭМ, который передается.напряжения с второй группы выходов блока в магистраль 19 микроЭВМ. МикроЭВМ выусилителей управляющих сигналов 3. При рабатывает ответный сигнал РЗМ, а устройство выставляет сигнал ПЗ и снимает сигнал ЭМ, в реэульгате чего микроЭВМ снимает сигнал РЗМ и передает управление магистралью 19 устройству. Устройство начинает операции обмена на магистрали,Рассмотрим работу устройства в этомрежиме. Сигнал ПЗ находится в активном состоянии, поэтому на первый вход выбора направления первого коммутатора управляющих сигналов 2, на вход выбора направления второго коммутатора управляющих.сигналов 7 и на разрешающие входы первого 15 и второго 16 передатчиков поступает высокий уровень напряжения с первой.группы выходов блока усилителей управляющих сигналов, 3 а на второй вход выбора направления первого коммутатора управляющих сигналов 2, на вход выбора направления первого коммутатора управляющих сигналов 6 передатчика поступает уровень напряжения с второй группы выходов блока усилителей 3. При этом первый коммутатор 2 управляющих сигналов передает сигналы ДЧТ и ВУ с магистрали 20 периферийных устройств на магистраль 19 микроЭВМ.Третий коммутатор 7 управляющих сигналов передает сигналы ОБМ, ДЗП, ПЗП с магистрали 20 периферийных устройств в блок 8 преобразования управляющих сигналов, а сигнал ОТВ в обратном направлении, Второй коммутатор 6 управляющих сигналов передает сигналы ОБМ, ДЗП МБ, ДЗП СБ, ВАД с блока 8 преобразования управляющих сигналов в магистраль 19 микроЭ ВМ, а сигнал ОТВ вобратном направлении, Первый 15 и второй 16 передатчики передают сигналы Д й АЦВ, выработанные блоком 8 в магистраль 19 микроЭВМ,., Направление передачи информационно-адресных сигналов зависит от уровня напряжения на выходе элемента И 10. В рассматриваемом режиме, так как сигнал ПЗ - активный, то на второй вход элемента И. 10 поступает сигнал высокого уровня с второй группы выходов узла усилителей управляющих сигналов 3 и уровень сигнала на выходе элемента И 10 будет повторять уровень сигнала ДЧТ со стороны магистрали 20 ., периферийных устройств. Таким образом, вциклах чтения первый коммутатор 1 передает информационно-адресные сигналы с магистрали 19 микроЭВМ в магистраль 20 периферийных устройств, а в остальных случаях (адресных циклах, циклах записи) информационно-адресные сигналы будут передаваться с магистрали 20 периферийных устройств в магистраль 19 микроЭВМ,Блок 8 преобразования управляющихсигналов работает следующим образом. В программном режиме работы и режиме прерывания используются все сигналы свторой группы информационных входовблока 45 кроме сигнала ОТВ, поступающего5 по линии 45.4, а также используется сигналОТВ со входа 45.4, Остальные сигналы хотьи обрабатываются блоком, не передаютсякоммутаторами 6 и 7 управляющих сигналов.на магистрали. Рассмотрим преобразова 10 ние используемьх сигналов.Сигнал ОБМ поступает с второй группыинформационных входов блока 45 по линии45.1 на пятый элемент задержки 37, задер.- кивается им и проходит на первый вход15 четвертого элемента И 32, на второй входкоторого поступает сигнал с входа блокировки блока 48. Этот сигнал вырабатывается в блоке 9 обработки прерываний и имеетвысокий уровень все время, кроме случая20 обращения к адресу вектора прерыванияустройства для организации процедуры считывания вектора прерывания. Время задержки пятого элемента задержки 37 выбранобольшим времени срабатывания схемы вь 125 борки адреса вектора. Таким образом, сигнал ОБМ передается с второй группыинформационных входов блока 45 на вторую группу информационных выходов блока47 по линии 47,4 во всех случаях, кроме30 операции считывания вектора прерыванияс магистрали 20 периферийных устройств,Кроме того, блок преобразования управляющих сигналов вырабатывает сигналыДЗП и ПЗП. Сигнал ДЗП вырабатывается на35 выходе первого элемента задержки 33 и устанавливается в активное состояние (высокий уровень) через время, определяемоевременем задержки элемента задержки 33после появления на входах первого элемен 40. та ИЛИ 23 одного из сигналов ДЗП МБ полинии 45.1 или ДЗП СБ по линии 45.2, Эле.мент задержки 33 предназначен для того,чтобы сигнал ПЗП в случае записи словаотсутствовал перед йоявлением сигнала45 ДЗП и чтобы устройство ошибочно не приняло операцию записи слова за операциюзаписи байта,Сигнал ПЗП.вырабатывается при наличии на линии 45.3 высокого (активного) уров 50 ня сигнала ВАД и пассивном (низком)уровне хотя бы одного из сигналов ДЗП МБили ДЗП СБ на входах первого элементаИ-НЕ 26,Сигнал ОТВ появляется на выходе55 третьего элемента И-НЕ 25, если по линии44.4 поступает сигнал ответа высокого уровня с магистрали 20 периферийных устройствили сигнала ответа с блока 9, поступающийсо входа ответа 50 на первый вход третьегоэлемента ИЛИ 25.