Цифровой измеритель несимметричности сигналов

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИЕСПУБЛИК 725 1)5 8 04 Р 10/ ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИ Фиг. К АВТОРСКОМУ СВИДЕТЕЛЬС(56) Авторское свидетельство СССР М 1282072, кл. 6 04 Р 10/04, 1984.Авторское свидетельство СССР В 1019391, кл. 6 04 Р 10/00, 1981.(54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ НЕСИММЕТРИЧНОСТИ СИГНАЛОВ(57) Использование: в измерительной технике при анализе формы сигналов. Сущность изобретения; измеритель содержит компаратор 1, формирователи 2, 4, 6, 10 коротких импульсов, генератор 3 тактовых импульсов, элемент И-НЕ 5, элемент 7 задержки, блок 8 массива отсчетов, элемент 9 сравнения, блок 11 управления, блок 12 сравнения, блок 13 хранения минимального значения функции несимметричности, блок 14 вычисления. 12 ил.1725179 20 19 40 45 50 55 которое в случае симметричного сигнала, является осью его симметрии, Таким образом, предлагаемый измеритель обладает более широкими функциональными возможностями по сравнению с известными техническими решениями, позволяет повысить информативность и точность измерения несимметричности сигналов.Формула изобретения Цифровой измеритель несимметрично-. сти сигналов, содержащий генератор тактовых импульсов, формирователь коротких импульсов и элемент задержки, о тл и ч а ющ и й с я тем, что, с целью расширения функциональных возможностей, в него дополнительно введены компаратор, три формирователя коротких импульсов, элемент И-Н Е, элемент сравнения, блок массива отсчетов, блок управления, блок сравнения, блок хранения минимального значения функции несимметричности, блок вычисления, входная шина опорного напряжения, входная информационная шина, шина установки в "0", выходные информационные шины "Выход 1", "Выход 2" и "Выход 3", причем первый вход компаратора соединен с шиной опорного напряжения, а второй вход подключен к второму входу блока массива отсчетов и входной информационной шине, выход компаратора соединен с входами первого и третьего формирователей коротких импульсов, с входом генератора тактовых импульсов, с вторым входом элемента И-НЕ, восьмым входом блока массива отчетов и девятым входом блока управления, выход первого формирователя коротких импульсов подключен к шине "Сброс," выход генератора тактовых импульсов соединен с входом второго формирователя коротких импульсов и первым входом блока массива отсчетов, выход второго формирователя коротких импульсов подключен к первому входу элемента И-НЕ, выход которого соединен с четвертым входом блока массива отсчетов, выход третьего формирователя коротких импульсов подключен к входу элемента задержки и седьмому входу блока массива отсчетов, выход элемента задержки соединен с шестым входом блока массива отсчетов и первым входом блока управления, первый, второй, третий и чет 5 10 15 20 25 30 35 вертый выходы блока массива отсчетов подключены соответственно к второму входу блока вычисления результата, к десятому входу блока управления, к пятому входу блока сравнения, к А-входам элемента сравнения, пятый вход блока массива отсчетов соединен с шиной установки в "0" измерителя, выход элемента сравнения подключен через последовательно соединенный четвертый формирователь коротких импульсов с пятым входом блока управления, первый, второй, третий, восьмой, девятый, десятый, двенадцатый, тринадцатый и пятнадцатый выходы блока управления соединены соответственно с четвертым, третьим, седьмым, пятымпервым, шестым, девятым, восьмым и одиннадцатым входами блока вычисления результата, четвертый, пятый, шестой и седьмой выходы блока управления подключены соответственно к первому, четвертому, шестому и третьему входам блока сравнения, одиннадцатый выход блока управления соединен с четвертым входом блока хранения минимального значения функции несимметричности, четырнадцатый выход блока управления подключен к третьему входу блока массива отсчетов, шестнадцатый выход блока управления соединен с шиной "Синхронизация", а его шестой вход подключен к шине "Сброс", первый, второй, третий, четвертый и пятый выходы блока сравнения соединены соответственно с вторым, восьмым, третьим, седьмым и четвертым входами блока управления, а второй вход блока сравнения подключен к шине "Сброс", первый и второй выходы блока хранения минимального значения функции несимметричности соединены соответственно с шинами "Выход 2" и "Выход 3" измерителя, а третий вход подключен к шине "Сброс", первый выход блока вычисления результата соединен с шиной "Выход 1" и с вторым входом блока хранения минимального значения функции несимметричности, второй его выход подключен к В-входам элемента сравнения, первому входу блока хранения минимального значения функции несимметричности и одиннадцатому входу блока управления, а десятый вход блока вычисления результата соединен с шиной10 15 20 25 30 40 45 50 Изобретение относится к измерительной технике и может быть использовано при анализе формы сигналов.Цель изобретения - расширение функциональных возможностей,На фиг.1 показана структурная схема цифрового измерителя несимметричности сигналов; на фиг.2-6 - схемы функциональных блоков; на фиг.7-11 - временные диаграммы работы измерителя; на фиг.12 - примеры функций несимметричности сигналов различной формы.Цифровой измеритель несимметричности сигналов(фиг.1) содержит компаратор 1, формирователь 2 коротких импульсов (ФКИ), генератор 3 тактовых импульсов (ГТИ), ФКИ 4, элемент И-НЕ 5, ФКИ 6, элемент 7 задержки, блок 8 массива отсчетов, элемент 9 сравнения, ФКИ 10, блок 11 управления, блок 12 сравнения, блок 13 хранения минимального значения функции несимметричности сигнала и блок 14 вычисления значения функции несимметричности, При этом первый вход компаратора 1 соединен с шиной опорного напряжения О, второй вход - с шиной "Вход" и вторым входом блока 8, а выход компаратора 1 соединен с входами ФКИ 2 и 6, ГТИ 3, вторым входом элемента И-НЕ 5, восьмым входом блока 8 и девятым входом блока 11. Выход ФКИ 2 соединен с шиной "Уст.О", по которой осуществляется установка измерителя в исходное состояние, выход ГТИ 3 соединен с входом ФКИ 4 и первым входом блока 8, выход второго ФКИ 4 соединен с первым входом элемента И-НЕ 5, выход которого соединен с четвертым входом блока 8, выход ФКИ 6 соединен с входом элемента 7 задержки и седьмым входом блока 8, выход элемента 7 задержки соединен с первым входом блока 11 и шестым входом блока 8, пятый вход блока 8 соединен с шиной "Уст.О", первый выход блока 8 - с вторым входом блока 14, второй выход блока 8 - с десятым входом блока 11, третий выход блока 8 - с пятым входом блока 12, четвертый выход блока 8- с А-входом элемента 9 сравнения. Выход элемента 9 сравнения соединен с входом четвертого ФКИ 10, выход которого соединен с пятым входом блока 11. Первый выход блока 11 соединен с четвертым входом блока 14, второй выход блока 11 - с третьим входом блока 14, третий выход блока 11 - с седьмым входом блока 14, четвертый выход блока 11 - с первым входом блока 12, пятый выход блока 11 - с четвертым входом блока 12, шестой выход блока 11 - с шестым входом блока 12, седьмой выход блока 11 - с третьим входом блока 12, восьмой выход блока 11 - с пятым входом блока 14, девятый выход блока 11 - с первым входом блока 14, десятый выход блока 11 - с шестым входом блока 14, одиннадцатый выход блока 11- с четвертым входом блока 13, двенадцатый выход блока 11- с девятым входом блока 14, тринадцатый выход блока 11 - с восьмым входом блока 14, четырнадцатый выход блока 11 - с третьим входом блока 8, пятнадцатый выход блока 11 - с одиннадцатым входом блока 14,шестой вход блока 11 - с шиной "Уст.О". Первый выход блока 12 соединен с вторым входом блока 11, второй выход блока 12 - с восьмым входом блока 11, третий выход блока 12 - с третьим входом блока 11, четвертый выход блока 12 - с седьмым входом блока 11, пятый выход блока 12 - с четвертым входом блока 11, второй вход блока 12 - с шиной "Уст.О". Первый выход блока 13 соединен с информационной шиной "Вых,2", второй выход блока 13 - с информационной шиной "Вых.З", а третий вход блока 13 - с шиной "Уст.О". Первый выход блока 14 соединен с вторым входом блока 13 и информационной шиной "Вых.1", второй выход блока 14 - с В-входом элемента 9 сравнения, с первым входом блока 13 и одиннадцатым входом блока 11, а десятый вход блока 14 - с шиной "Уст,О", шестнадцатый выход блока 11 - с шиной "Синхронизация".Блок управления (фиг.2) содержит ВЯ- триггеры 15-20, элемент ИЛИ 21, ФКИ 22, ГТИ 23, элемент И 24, распределитель 25 импульсов, элементы И-НЕ 26-28, элементы И 29 и 30, ФКИ 31 и 32, элемент И 33,ФКИ 34, элемент И-НЕ 35, элемент ИЛИ 36, элемент И 37, распределитель 38 импульсов, элемент НЕ 39, ГТИ 40, распределитель 41 импульсов, группу 42 элементов 4-ЗИ 4 ИЛИ, элемент И 43, элемент 3 - 2 И-ЗИЛИ 44 и Ф КИ 45.Блок 12 сравнения (фиг,З) содержит двоичные счетчики 46-48, элементы 49 - 51 сравнения и ФКИ 52.Блок 8 массива отсчетов (фиг.4) содержит аналоговый коммутатор 53, аналогоцифровой преобразователь (АЦП) 54, оперативное запоминающее устройство(ОЗУ) 55, двоичные счетчики 56 и 57 и регистр 58 памяти.Блок 13 хранения минимального значения функции несимметричности (фиг,5) содержит регистр 59 памяти, элемент 60 сравнения, регистр 61 памяти и элемент И62.Блок 14 вычисления значения функциинесимметричности сигналов (фиг,6) содержит группу 63 элементов ЗИ - НЕ, группу 64 элементов 2 - 2 ИИЛИ, регистр 65 памяти, 172517950 вычитатель 66, сумматор 67, регистр 68 памяти, счетчик 69 и ОЗУ 70.Блок 8 массива отсчетов преобразует аналоговый сигнал в цифровую форму, хранит массив отсчетов в ОЗУ и хранит количество отсчетов в регистре памяти.Блок 11 управления вырабатывает управляющие сигналы, обеспечивающие функционирование цифрового измерителя в различных режимах работы.Блок 12 сравнения вырабатывает импульсы прерывания функционирования измерителя по различным критериям. Блок 13 хранения минимального значения функции несимметричности предназначен для определения минимального значения функции несимметричности при последовательном поступлении потока информации, а также определения адреса ячейки, в которую записано минимальное значение функции, .Блок 14 вычисления осуществляет операции суммирования и вычитания над операндами отсчетов в соответствии с принятым алгоритмом, а также хранит значения вычисленных функций несимметричности.В исходном состоянии после подачи напряжения питания триггеры, счетчики, регистры памяти, ОЗУ и ГТИ могут находиться в произвольном состоянии, Сигнал исходного состояния "Уст,0" формируется на выходе формирователя 2 только в случае поступления сигнала на шину "Вход" (фиг,1). Сигнал "Уст.0" поступает на входы блоков 8, 11-14. Триггеры 15 - 20 блока 11 (фиг.2) устанавливаются в нулевое состояние, Элементы 22- 24, 26-30,33, 37, 41, 43 и 45 находятся в закрытом состоянии. Элемент 42 находится в закрытом состоянии по входам 1, 4, 6 и 10, Элемент 44 находится в закрытом состоянии по входам 2, 3 и 5, Счетчики 46 - 48 блока 12 (фиг.3) установлены в нулевое состояние, На А-входах элемента 49 сравнения и О-входах счетчиков 47 и 48 присутствуют нулевые потенциалы со счетчика 46. На А-входах элемента 50 сравнения присутствуют нулевые потенциалы с входов счетчика 47, На А-входах элемента 51 сравнения присутствуют нулевые потенциалы с выхода счетчика 48. На В-входах элементов 49 и 50 сравнения присутствуют нулевые потенциалы с выходов регистра 58 памяти, На В-входах элемента 51 сравнения установлен нулевой потенциал монтажным путем. На входах элементов 49-51 сравнения устанавливается потенциал логического нуля.Счетчики 56 и 57 блока 8 (фиг.4) установлены в исходное состояние, регистр 58 памяти - в произвольном состоянии, на А-входах ОЗУ 55 выбран адрес нулевой ячейки. На выходах АЦП 54 установлен про 5 10 15 20 25 30 35 40 45 извольный двоичный код. В исходном состоянии на выходах регистра 59 памяти блока 13 (фиг.5) установлены потенциалы логической единицы (двоичный код 11), а на выходах регистра 61 памяти - потенциалы логического нуля, На А-входах элемента 60 сравнения установлены потенциалы логической единицы, на В-входах элемента 60 сравнения и 0-входах регистра 59 памяти - произвольные потенциалы. На О-входах регистра 61 памяти установлены произвольные потенциалы с выходов нулевой ячейки ОЗУ 70 блока 14, Регистры 65 и 68 памяти блока 14 (фиг.6) и счетчик 69 установлены в исходное состояние, на их входах присутствуют потенциалы логического нуля. На А- входах вычитателя 66 и накапливающего сумматора 67 присутствуют потенциалы логического нуля,На В-входах накапливающего сумматора 67 и О-входах ОЗУ 70 присутствуют потенциалы логического нуля, В ОЗУ 70 выбрана нулевая ячейка памяти.Измеритель имеет четыре режима работы: режим- формирование в запись массива отсчетов анализируемого сигнала; режим- формирование функции несимметричности сигнала; режим- определение минимального значения функции несимметричности и его временного положения относительно начала анализируемого сигнала; режим Ь 1 - формирование информации на индикаторном устройстве.Последовательность режимов работы измерителя жестко закреплена его логикой и не может быть изменена.Измеритель работает следующим образом.Режим , Формирование и запись массива отсчетов анализируемого сигнала осуществляется следующим образом.Анализируемый сигнал по шине "Вход" поступает на вход "+" компаратора 1 (фиг,7). На вход "-" компаратора поступает опорное напряжение 0 (фиг.7), Если величинавходного сигнала превышает величину порога срабатывания, то на выходе компаратора устанавливается уровень логической единцы 02, в противном случае - потенциаллогического нуля. На выходе компаратора 1 формируется прямоугольный положительный импульс 02, длительность которого соответствует длительности анализируемогосигнала, Прямоугольный импульс 02 с выхода компаратора 1 поступает на входы элементов 2,3,5 и 6 на 8-й вход блока 8 и на 9-й вход блока 11. ФКИ 2 вырабатывает короткий отрицательный импульс 03, временное положение которого соответствует переднему фронту положительного импульса 02с выхода компаратора 1 (фиг.7). Данный импульс используется в качестве сигнала "Уст.О", устанавливающего элементы устройства в исходное состояние. Поступивший положительный импульс 02 на вход ГТИ 3 обеспечивает условия генерации прямоугольных импульсов 04, Начальная фаза первого импульса 04 с выхода ГТИ 3 жестко привязана к переднему фронту положительного импульса 02 и переходит из состояния логического нуля в состояние логической единицы. С выхода ГТИ 3 сигналы 04 поступают на вход ФКИ 4 и через 1-й вход блока 8 на тл-вход АЦП 54 и вход "+1" счетчика 56. АЦП 54 преобразует аналоговый сигнал в двоичный цифровой код, Работой АЦП 54 управляет тактовый сигнал, поступающий на г-вход. Выборка осуществляется по переднему фронту тактового импульса. Кодирование производится с подачей заднего фронта тактового импульса. Результат, полученный во время кодирования, на выходной регистр выдается после окончания переходных и роцессов,Для записи цифрового значения отсчета в ячейку памяти ОЗУ 55 блока 8 вырабатываются адрес и импульс записи. Адрес для ОЗУ 55 вырабатывается счетчиком 56. В исходном состоянии в счетчике записан код 00. Состояние 06 счетчика 56 (фиг.7) последовательно изменяется от 1 до й при переходе импульса 04 из состояния "0-1" (фиг.7), С выхода счетчика 56 код адреса поступает на 8-е входы группы 42 элементов 4-ЗИИЛИ блока 11. На 7-е входы этой же группы поступает разрешающий потенциал с выхода компаратора 1. Двоичный код с выходов группы 42 элементов поступает на адресные входы ОЗУ 55, выбирая соответствующую ячейку. Импульс записи 07 вырабатывается формирователем 4, который осуществляет задержку импульса записи относительно заднего фронта импульса 04 с ГТИ 3 на время преобразования и установления переходных процессов (фиг,7). С выхода Ф КИ 4 импульсы 07 поступают на вход элемента И-НЕ 5, На другой вход элемента И-НЕ 5 поступает разрешающий потенциал 02 с выхода компаратора 1. С выхода элемента И-НЕ 5 инвертированный импульс поступает на вход записи Ю ОЗУ 55 блока 8,Отсчеты входного сигнала записываются последовательно в память ОЗУ 55 по адресам 1, Й. Количество отсчетов соответствует целому числу Й=еп (тй 1), где с - длительность анализируемого сигнала; т 1- период тактовых импульсов ГТИ 3. Количество отсчетов не должно превышать объем памяти ОЗУ 55. Кроме того, импульс отрицательной полярности с выхода элемента И-НЕ 5 поступает на вход "+1" счетчика 57 и последовательно устанавливаетего в состояние от 1 до й 08(фиг.7).5 Процесс формирования и записи массива отсчетов оканчивается, когда уровеньанализируемого сигнала будет меньше порога срабатывания. При этом на выходе компаратора 1 устанавливается потенциал10 логического нуля 02 (фиг.7), Формирователь6 вырабатывает импульс 09 отрицательнойполярности, который поступает на С-входрегистра 58 памяти блока 8 и перепадом"1-0" осуществляется перезапись информа 15 ции по О-входам регистра 58 с выходовсчетчика 57. На вход "+1" регистра 58 памятипоступает задержанный элементом 7 импульс отрицательной полярности 09 и увеличивает содержимое регистра 58 памяти20 на единицу.Таким образом, по окончании режимазаписи в ячейках 1.й памяти ОЗУ 55 хранятся отсчеты анализируемого сигнала, всчетчике 57 хранится двоичный код десяти 25 чного числа й, а в регистре 58 памяти -двоичный код десятичного числа И+1. Процесс формирования массива отсчетов окончен,Работу остальных режимов обеспечива 30 ют блоки управления 11 и сравнения 12.Алгоритм формирования функции несимметричности сигнала имеет следующийвид,Для каждого номера отсчета 1 а35 (1,2М) имеем слева)-1 и справа Щ отсчетов сигнала, При этом возможны три ситуации (й - число отсчетов), когда )-1 й-),тогда 2) й + 1; ) - номер отсчета; когда)-1=И-, тогда 2) =И+1; - текущее значение40 отсчета; когда 3-1 й-), тогда 23 И+1.В первом случае)-тое значение функциинесимметричности можно вычислить как1725179 10 510 для второго случая и для третьего случая 15 20 ла Эквивалентная формула для первогослучая имеет вид й - / г-ВЗ 1 = Х 1-1 - 1+ +б, (3).Из зависимостей (1) - (3) функции несимметричности следует, что для симметричного сигнала существует такой номер ), для которого 51=0 и для всех других номеров :80. Другими словами, для сигнала, симметричного относительно некоторого 3-го отсчета (или, что то же самое, относительно )-го момента времени), выполняетсяв 1 п 3=0,)= 1 Лтогда как для несимметричности сигнащп 3 О,1=Юследовательно, значение пнп Я может слу3 Чжить оценкой степени несимметричностисигнала, чем ближе щ 1 п Я к нулю, тем более=Гсигнал симметричен или тем менее оннесимметричен,Возможен только один случай, п ри котором вщ 3=0,когда в выражении (2) при нечетном числе й отсчетов все модули разностей 11 я+11 отсчетов сигнала, равноотстоящих от /-го отсчета по разные стороны от него, обращаются в нуль, При этом 3=0 достигается в случае, когда /-1=И-) для )=(И+1)/2,Приведенные формулы (1) и (3) допускают еще две возможности сигналу иметь ось симметрии в некоторый)-й момент времени: если часть отсчетов сигнала до некоторого номера 2) - й - 1 в(3) или начиная с некоторого номера 2 ) в (1) имеет нулевое значение. Тогда при выполнении условий равенства нулю левых сумм в (1) и (3) возможно 8=0, Однако эти два случая при выбранном в 25 30 35 40 45 50 55 устройстве способе формирования массива отсчетов сигнала по условию, превышающему некоторый наперед заданный не равный нулю порог, исключаются,Алгоритм работы реализуется следующим образом.Импульс отрицательной полярности О 9, задержанный элементом 7, поступает на Я- вход триггера 15 блока 11 и устанавливает его в единичное состояние. Триггер 15 находится в единичном состоянии 010 (фиг.8) на время формирования функции несимметричности анализируемого сигнала. На 0-выходе триггера .15 устанавливается потенциал 010 логической единицы (фиг.8),который поступает на входы блоков 22-24, разрешая формирование импульсов. На выходе ГТИ 23 формируются прямоугольные импульсы 011, причем фаза первого импульса ГТИ 23 привязана к переднему фронту положительного импульса 010 (фиг,8). ГТИ 23 вырабатывает последовательность положительных импульсов с периодом повторения гг, которые поступают на вход элемента И 24 и далее на вход распределителя 25 импульсов, Последний вырабатывает на выходах 1 - 10 импульсы положительной полярности длительностью гг, сдвинутые друг относительно друга. Эти импульсы поступают на входы соответствующих элементов и формируют управляющие сигналы измерителя,Кроме того, формирователь 22 по переднему фронту положительного импульса с 0-выхода триггера 15 формирует короткий отрицательный импульс, который поступает на вход элемента ИЛИ 21, С выхода элемента 21 импульс 012 поступает на 3-вход триггера 16 и устанавливает его в единичное состояние. Он находится в единичной состоянии на время формирования триады, На О-выходе триггера 16 устанавливается потенциал 013 логической единицы, Разрешающий потенциал 013 поступает на входы элементов 26 - 28. На другие входы элементов 26 - 28 поступают соответственно 1-й, 2- й и 3-й положительные импульсы с выхода распределителя. На выходах элементов 26 - 28 формируются импульсы 014 - 016 отрицательной полярности первой триады (=1). Импульс 014 с выхода элемента 28 блока 11 (фиг.8) поступает на вход "+1" счетчика 46, осуществляющего выборку текущего значе-ния -го отсчета анализируемого сигнала. К началу режимана выходах счетчика 46 установлен двоичный код. 00 020, С приходом импульса 014 его состояние изменяется в пределах ГУГ Двоичный код 020 с выходов счетчика 46 поступает на А-входыэлемента 49 сравнения. На В-входы элемен- А:В-выходе установится потенциал логичета 49 сравнения поступает двоичный код ского нуля 023 и запретит формирование числа И+1 с выходов регистра 58 памяти, импульсов 024 ФКИ 32 последующими имКоды на А- и В-входах сравнения не равны. пульсами 018,НаА-В-выходеэлемента 49 сравненияуста С выхода элемента 29 импульсы 019 новится потенциал логической единицы положительной полярности поступают на 021. Двоичный код )-го отсчета с выходов вход ФКИ 31, формирующего импульсотрисчетчика 46 поступает на О-входы счетчиков цательной полярности 026, который посту и 48. Импульс 015 с выхода элемента 27 пает на 3-вход триггера 18 и устанавливает поступает на С-входы счетчиков 47 и 48 бло его в единичное состояние 025. Кроме того, ка 12 и осуществляет перезапись текущего импульс 026 поступает на вход "+1" счетчизначения )-го отсчета в счетчики 47 и 48. К ка 47 блока 12 и осуществляет операцию началу режима П в счетчиках записан двоич- инкрементирования содержимого. На нем ный код 00. В исходном состоянии на А- последовательно устанавливаются коды чивходе элемента 50 сравнения установлен 15 сел)+1,3+2 И+1. Формированиеимпульса двоичный код нуля, а на В-входе - двоичный 026 на выходе ФКИ 31 продолжается до тех код числа И+1. Коды не равны, тогда на пор, пока на счетчике 47 не установится А=В-выходе элемента 50 сравнения устано- двоичный код числа 8+1. В этом случае на вится потенциал логической единицы 022. К А- и В-входах элемента 50 сравнения двоичначалу режима 11 на А-входе элемента 51 20 ные коды равны. На АВ-выходе устанавлисравнения установлен двоичный код нуля, а вается потенциал логического нуля 022, на В-входе - монтажный нуль, Коды равны, Потенциалы логического нуля 021 и 022 с тогда на А В-выходе элемента 51 сравнения выходов элементов 50 и 51 сравнения посту- установится потенциал логического нуля пают на вход элемента И-НЕ 35 и формиру (фиг.8). 25 ют положительный перепад 027 (фиг.8). НаВторой импульс 015 с выхода элемента выходе ФКИ 34 формируется отрицатель первой триады переписывает двоичный ный импульс 028, который поступает на В- код 0.1 со счетчика 46 в счетчики 47 и 48, вход триггера 17 и через элемент ИЛИ 21 на На А=В-выходе элемента 51 сравнения уста-вход триггера 16. На 0-выходе триггера 17 новится потенциал логической единицы 023 30 устанавливается потенциал логического ну(фиг.8). ля 013 и запрещает прохождение 4-му иТретий импульс 016 первой триады с 7-муимпульсамсраспределителя 25. Кроме выхода элемента 26 поступает на В-вход того, импульс 028 устанавливаеттриггер 16 триггера 16 и на Я-вход триггера 17. На в единичное состояние. На его 0-выходе 0-выходе триггера 16 устанавливается по формируется разрешающий потенциал 013, тенциал логического нуля 013, который за- поступающий на входы элементов 26-28 и прещает прохождение 1-му, 2-му и 3-му разрешающий прохождение 1-го,2-гои 3-го импульсам с выходов распределителя 25. импульсов с выходов распределителя 25.Триггер 17 устанавливается в единич- Формируется вторая триада, -.2 из импульное состояние, а на 0-выходе - потенциал 40 сов 014, 015 и 016. Цикл выборки адресов логической единицы 017. Разрешающий по-1,0 и )+1, )+2И+1 для 3:2 повторяется. тенциал 017 поступает на входы элементов Таким образом, для каждого)-го отсчета 29 и 30. На вторые входы поступают 4-й и счетчик 48 блока 12 последовательно фор-й импульсы с распределителя 25. С выхода мирует двоичные коды чисел ) - 1, )-20, а элемента 30 импульс 018 положительной 45 счетчик 47 - двоичные коды чисел +1,+2,., полярности поступает на вход ФКИ 32, фор- И+1.мирующего импульс отрицательной поляр- В зависимости от числа й отсчетов ананости 024, который поступает на й-вход лизируемого сигнала и номера ) текущего триггера 18 и устанавливает его в нулевое отсчета количество отсчетов слева и справа состояние 025. К началу режима 1 состоя от ) может быть различным. Это условие ние триггера 18 произвольное. Кроме того, фиксируется с помощью элемента ИЛИ 36 импульс 024 поступает на вход "1" счетчика блока 11. При поступлении на любой из вхо блока 12 и осуществляет операцию де- дов элемента 36 потенциалов логического крементирования содержимого счетчика. нуля 022 и 023 с элементов 50 и 51 сравнеНа нем последовательно устанавливаются 55 ния на выходе элемента 36 установится по- коды чисел )-1, )-20, Так как на счетчике тенциал логического нуля 034, а на выходе 48 установлен код числа )=1, то с приходом элемента 39 - потенциал логической единипервого импульса 024 на нем установится цы 035(фиг.9),код числа )=О. При равенстве кодов на А- и Перебор текущих отсчетов) оканчивает- В-входах элемента 51 сравнения и на его ся тогда, когда на счетчике 46 блока 12 установится двоичный код числа 8+1, С выходов счетчика 46 двоичный код поступает на А- входы элемента 49 сравнения, а на В-входы поступает двоичный код числа 8+1 с регистра 58 памяти блока 8. При равенстве кодов на А:В-выходе элемента 49 сравнения устанавливается потенциал логического нуля 021 (фиг.8), который поступает на вход ФКИ 52. Последний вырабатывает импульс 031 отрицательной полярности, поступающий на й-вход триггера 15 и устанавливающий его в нулевое состояние 010 (фиг.8). Запрещающий потенциал 010 поступает на входы ГТИ 23 и элемента И 24, прекращается выдача импульсов с выхода распределителя 25,Режим П, Формирование функции несимметричности сигнала производится следующим образом.Покажем это на примере вычисления 1-го отсчета функции. Пусть в счетчике 46 блока 12 записан двоичный код 020 номера )-го отсчета анализируемого сигнала (фиг.9). В счетчике 48 последовательно устанавливаются коды чисел 032 )-1, )-20 (фиг.9). Формирование этих импульсов рассмотрено. В счетчике 47 устанавливаются коды чисел 033 )+1, )+2 И+1 (фиг.9). Вначале выбирается двоичное число, находящееся в памяти ОЗУ 55 по адресу )-1, а затем - по адресу)+1, Двоичные коды 032 и ОЗЗ (фиг.9) с выходов счетчиков 47 и 48 блока 12 поступают на 2-й и 5-й входы группы 42 элементов 4-ЗИИЛИ. На 1-й и 4-й входы этой же группы поступает разрешающий потенциал 010 (фиг.10) с 0-выхода триггера 15, который находится в единичном состоянии на время вычисления функции несимметрич. ности, На 3-й вход поступает сигнал с О-выхода триггера 18, а на 6-й вход - сигнал 025 с О-выхода триггера 18. Триггер 18 осуществляет временную селекцию кодов, поступающих со счетчиков 47 и 48. Когда на 0-выходе триггера 18 присутствует потенциал логической единицы, то на выход группы 42 элементов проходят адресные коды со счетчика 48 (1-1, )-2. 0), а. когда на 0-выходе триггера 18 присутствует потенциал логической единицы 025, то на выход этой же группы проходят адресные коды со счетчика 47 0+1, )+2И+1). С выходов группы 42 элементов адресные коды поступают на А- входы ОЗУ 55 блока 8 и осуществляют выбор информации из ячейки памяти ОЗУ 55.Таким образом, последовательно осуществляется формирование пар ячеек ОЗУ 55 с адресами )-1 и)+1, )-2 и )+2, и т.д,Операцию вычитания 111- - 1+ 1 производят блоки 65 и 66 блока 14. Двоичный код 0 - 1)-й ячейки памяти с выходов ОЗУ 55 по ступает на информационные О-входы регистра 65 памяти блока 14. Перепадом "0-1" импульса 029 (фиг.8) с выхода элемента 33, временное положение которого соответст вует шестому импульсу распределителя 25,осуществляется перезапись двоичного кода по адресу )-1 с выхода ОЗУ 55 в регистр 65 памяти. С выхода регистра 65 двоичный код 11- поступает на А-входы вычитателя 66, Затем выбирается двоичный код 0+)-й ячейки 10 памяти ОЗУ 55, Двоичный код 11+1 с выходов ОЗУ 55 поступает на первые входы группы 63 элементов ЗИ-Н Е. На вторые входы группы 63 поступает разрешающий потенциал И 25 с 0-выхода триггера 18, а на третьи до О, 1 ч+1 вызваны тем, что операции вычитания и суммирования выполняются шестым и восьмым импульсами распределителя 25, а условия окончания формирования функции несимметричности - первым и вторым импульсами распределителя 25, Поэтому пределы изменения выборки адресов справа и слева от )-го адреса увеличиваются на единицу. входы группы 63 - разрешающий потенциал 010 с 0-выхода триггера 15. Двоичный код инвертируется и подается на В-вход вычитателя 66, На выходе вычитателя 66 получаем 20 результат вычитания в модифицированномобратном коде модуля разности значения отсчетов сигнала.С выхода вычитателя 66 двоичный кодпоступает на первые входы группы 64 эле ментов 2 - 2 И - 2 ИЛИ. Блоки 64, 67 и 68 всовокупности представляют накапливающий сумматор, На вторые входы группы 64 элементов поступает разрешающий потенциал 034 с выхода элемента 36. Двоичный 30 код с выходов вычитателя 66 через группу 64поступает на А-входы сумматора 67. На В- входы сумматора 67 подается двоичный код с выходов регистра 68 памяти (к началу режима 11 в регистре 68 был установлен двоич н ы й код 00). На выходе сумматора 67устанавливается двоичный код суммы чисел, поступающих на А- и В-входы. Восьмой импульс распределителя 25 поступает на С- вход регистра 68 и осуществляет переза пись по О-входам содержимого сумматора67 в регистр 68 памяти. Перезапись производится при переходе ОЗО (фиг.8) с "0-1" восьмого импульса распределителя 25.Операция вычитания и суммирования 4511;- - 1+1 1 производится до тех пор, покана счетчике 47 не установится двоичный код числа 8+1 или на счетчике 48 код нуля. Следует заметить, что отсчеты записаны по адресам ГЙ, а операции вычитания и 50 суммирования выполняются по адресам О,Й+1, Изменение пределов выборки адресовУсловие, когда на счетчике 47 установится код числа И+1 или на счетчике 48 код числа О, фиксируется элементом ИЛИ 36. Потенциал 022 поступает на один из входов элемента ИЛИ 36, а потенциал 023 - на другой вход этого элемента. Когда потенциалы 022 и 023 соответствуют логической единице, т.е, текущие коды на счетчиках 47 и 48 не равны соответственно И+1 и О, то на выходе элемента ИЛИ 36 устанавливается потенциал логической единицы 034. Когда потенциал 022 или 023 равен логическому нулю, то на выходе элемента ИЛИ 36 также устанавливается потенциал логического нуля.Разрешающий потенциал 034 (фиг.9) с выхода элемента 36 поступает на второй вход группы 64 элементов, а запрещающий потенциал 035 (инверсный сигнал 034) с выхода элемента 39 поступает на третий вход группы 64 элементов. Потенциал 034 разрешает прохождение двоичных кодов с выходов вычитателя 66. Сумматор осуществляет операцию суммирования модулей разности ; 11 ч-+ 1. При поступлении запрещающего потенциала 034 и разрешаю-. щего потенциала 035 двоичный код отсчетов анализируемого сигнала с выходов ОЗУ 55 блока 8 поступает на четвертые входы группы 64 элементов. Запрещается прохождение информации с выхода вычитателя 66 и разрешается прохождение информации с выходов ОЗУ 55 на А-входы накапливающего сумматора. Дальше производится только суммирование отсчетов сигналаь до тех пор,пока не окончится формирование значения Я функции несимметричности, т.е. пока на счетчике 46 блока 12 не установится двоичный код следующего номера отсчета )=)+1. Этот момент фиксируется элементом И-НЕ 35, На его входы поступают потенциалы 022 и 023. Когда на их входах установятся одновременно потенциалы логического нуля (фиг.9), то на выходе установится потенциал логической единицы 027. Этот сигнал поступает на вход ФКИ 34 и вырабатывает импульс 028 (фиг.8),Запись значения 3 функции несимметричности осуществляется в ОЗУ 70. Выбор адресов ячеек памяти ОЗУ 70 производится с помощью счетчика 69. В исходном состоянии на выходах счетчика 69 записан двоичный код 00. Изменение состояния реализуется импульсами, поступающими на вход "+1" счетчика 69 с элемента 3-2 ИЗИЛИ 44. В режиме формирования функции несимметричности на второй вход элемента 44 поступает разрешающий потенциал с 0- выхода триггера 16, На первый вход элемента 44 поступает второй импульс с выхода распределителя 25 и проходит на вход "+1" счетчика 69. На выходах счетчика 69 устанавливаются двоичные коды чисел Ж Импульс записи формируется после 5 вычисления значения З функции несимметричности с помощью элемента И-НЕ 35. На один вход поступает разрешающий потенциал 027 с выхода элемента 35 (фиг.9), на другой вход - десятый импульс с выхода 10 распределителя 25. Импульс записи 037 поступает на 9 Ч-вход ОЗУ 70 и по выбранному адресу записывает двоичный код с выхода накапливающего сумматора. Счетчик 69 производит последовательно запись значе ний З по адресам )=ТЙ ОЗУ 70.Формирование функции несимметричности оканчивается, когда в счетчике 46 будет записан текущий двоичный код числа И+1.20 Режим 11. Определение минимальногозначения функции несимметричности сигнала и его временного положения относительно начала анализируемого сигнала осуществляется следующим образом.25 Импульс 031(фиг.10) отрицательной полярности с выхода формирователя 52 блока 12 поступает на 3-вход триггера 19 и устанавливает его в единичное состояние. На О-выходе триггера 19 устанавливается по тенциал логической единицы. С 0-выходатриггера 19.разрешающий потенциал поступает на первый вход элемента И 37, а на второй вход поступают импульсы 039 ГТИ 40 (фиг,10). С выхода элемента 37 сигналы 35 040 поступают на распределитель 38 импульсов. На его выходе формируются сигналы 041 и 042, Сигнал 041 поступает на четвертый вход элемента 44, а на третий вход поступает разрешающий потенциал 40 038 с 0-выхода триггера 19 (фиг.10). Сигнал041 проходит на выход элемента 44 и далее на вход "+1" счетчика 69. Производится последовательный перебор 1,И+1 адресов 036 ОЗУ 70, На выходах ОЗУ 70 устанавливают ся последовательно значения З функциинесимметричности. С выходов ОЗУ 70 двоичные коды поступают на В-вход элемента 60 сравнения и О-входы регистра 59 памяти.На О-входы регистра 61 памяти поступают 50 двоичные коды со счетчика 69. В исходномсостоянии на регистре 59 записан двоичный код 11, поэтому число А больше числа В, поступившего с первой ячейки памяти ОЗУ 7 ц, На АВ-выходе элемента 60 сравнения 55 установится потенциал логической единицы044. Потенциал 044 поступает на вход элемента И 62, на его второй вход поступает сигнал 042 с распределителя 38. Инвертированный сигнал производит запись в регистры 59 и 61 памяти по С-входам. При этомрицательный импульс 047, задержанный относительно импульса 042, и поступает на В-вход триггера 19, Импульс 047 устанавливает триггер 19 в нулевое состояние 038 (фиг,10). Триггер 19 запрещает прохождение импульсов с выхода ГТИ 40.Режим Ч. Выдача информации на индикаторные устройства осуществляется следующим образом,В регистрах 59 и 61 записаны минимальное значение функции несимметричности и адрес ячейки ОЗУ 70, содержащей это значение. Указанная информация поступает на вход цифровых индикаторов с блока 13 по шинам "Вых.2" и "Вых.3". Индикация анализируемого сигнала, хранящегося в ОЗУ 55 блока 8, и функции несимметричности, записанной в ОЗУ 70 блока 14, производится следующим образом. Сигнал 047 с выхода Ф КИ 10 (фиг.11) поступает на Я-вход триггера 20 и устанавливает его в единичное 40 в регистре 59 сигналом ц 43 записывается значение функции несимметричности, находящееся в первой ячейке ОЗУ 70, а в регистре 61 - адрес первой ячейки (код 0,1). Затем выбирается содержимое второй ячей ки ОЗУ 70. Если содержимое второй ячейки ОЗУ 70 меньше содержимого регистра 59, то на выходе элемента 60 сравнения сигнал 044 не изменяется, сигнал ц 42 проходит на выход элемента 62 и производит запись сиг налом 045 значения функции несимметричности второй ячейки в регистр 59, а ее адрес - в регистр 61. В противном случае запись не производится, так как АВ, и на выходе схемы сравнения устанавливается потенци ал логического нуля 044. Указанное сравнение содержимого регистра 59 и ОЗУ 70 производится по всем й ячейкам памяти. В результате в регистре 59 записывается минимальное значение функции несимметрич ности анализируемого сигнала, а в регистре 61 - номер ячейки, содержащей это значение. Этот номер однозначно определяет временное положение минимума функции несимметричности. При фиксированном на чале отсчетов сигнала и периоде Ж тактовых импульсов положение минимального значения функции несимметричности относительно начала отсчета времени определяется как т=-1) Й. 30Окончание процесса отыскания минимума функции несимметричности определяется элементом 9 сравнения, на А-вход которого поступает код 08 числа й с выходасчетчика 57, а на В-вход - текущий код 036 со счетчика 69. При равенстве кодов на А-В- выходе элемента 9 сравнения формируется отрицательный потенциал 046, поступающий на ФКИ 10, который вырабатывает отсостояние, Разрешающий потенциал с 0- выхода триггера 20 поступает на десятый вход группы 42 элементов, на второй вход распределителя 41 и на пятый вход элемента 44. На первый вход распределителя поступают сигналы 039 с ГТИ 40. Распределитель 41 вырабатывает синхроимпульсы 049 и тактовые импульсы 050 длительностью тт (фиг.11). Причем период повторения импульсов синхронизации должен удовлетворять условию ТсинхрЙт. Импульсы синхронизации 049 поступают на вход графического индикатора с 16-го выхода блока 11 "Синхронизация" и осуществляют запуск развертки, Тактовые импульсы 050 поступают на шестой вход элемента 44, на пятый вход поступает разрешающий потенциал с выхода триггера 20. Тактовые импульсы с выхода элемента 44 последовательно поступают на вход счетчика 69 и выбирают значения 8 функции несимметричности из ячеек ОЗУ 70 и значения аналогового сигнала из ячеек памяти ОЗУ 55. Выбор информации из ОЗУ 55 и 70 производится циклически и прекращается при поступлении сигнала "Уст.0" на В-вход триггера 20, Информация на графический индикатор поступает в двоичном коде.Любой сигнал может быть либо симметричным, либо несимметричным. Симметричность не может изменяться по степеням выраженности, например нельзя симметричный сигнал сделать еще более симметричным. В этом смысле несимметричностьэто иное качество сигнала, Несимметричность может изменяться по степени выраженности. Сигнал может быть несимметричным в большей или меньшей степени. Крайним, предельным случаем несимметричности является симметрия, Для симметричного сигнала степень его несимметричности может считаться равной нулю. Отклонения от симметрии, т.е. увеличение несимметричности, обнаруживается визуально и может оцениваться качественно. Предлагаемое устройство позволяет выполнять эту операцию количественно, т.е. измерять степень несимметричности. Известные устройства указанную техническую задачу не решают. Они позволяют только определять одну из характеристик (ось симметрии) предельного случая несимметричности, Предлагаемое устройство, решая и эту задачу, позволяеттакже сформировать функцию несимметричности сигнала произвольной формы, оценить степень несимметричности сигнала по значению минимума функции несимметричности и определить временное положение минимума функции несимметричности,