Адаптивное устройство для сжатия цветовых сигналов телевизионных изображений

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХ 1631752 УБЛИН 02 7/1 Й НОМИТЕТ И (ЛНРЫТИ ГОСУДАРСТВЕНН ПО ИЗОБРНЕНИ ПРИ ГКНТ СССРИСАНИЕ ИЗОБРЕТЕНИЯ СВИДЕТЕЛЬСТВ К АВТОРСК ко,ство СССР18,ЛЯ СЖАТИЯ НЫХ ИЗОЕ техн ых изобранием телетерминалов, автоматизиния, обраизобктурн(54) АДАПТИВНОЕ УСТРОЙСТВЦВЕТОВЫХ СИГНАПОВ ТЕЛЕВИЗРЛЖЕНИЙ(57) Изобретение относитспередачи и хранения цветожений в системах с применвизионных дисплеев и видеможет быть использовано врованных системах отображботки данных и управления ИзоЬретение относится к техникепередачи и хранения цветных изображений в системах с применением телевизионных дисплеев и видеотерминалов,может быть использовано в автоматизированных системах отображения, обработки данных и управления,Целью изобретения является увеличение коэффициента сжатия.На фиг.1 представлена стру аяэлектрическая схема устройства; нафиг,2 - структурная электрическаясхема блока управления; на фиг,3 -функциональная электрическая схемакоммутатора; на фиг.4 - функциональная электрическая схема блока сравнеретения - увеличение коэффициентасжатия. Устройство содержит АЦП 1,счетчики 2, 10, 17, 18 и 20, блокустановки 3 опорного уровня, блокипамяти 4, 5, 24 и 25, коммутаторы 6и 23, регистры 7, 8, 12, 13, 14 и 19,блоки сравнения 9, 15 и 22, блок 11определения оптимальной длины кода,элемент ИЛИ 16, мультиплексор 21,блок элементов ИЛИ 26, формирователь27 кода синхронизации, преобразова- .тель 28 кода и блок управления 29.Цель достигается за счет использования адаптивного построчно- весовогокодирования в устройстве для сжатияцветовых сигналов телевизионныхизображений, Устройство по пп,2-8ф-лы отличается выполнением входящихв него Ьлоков. Даны их ил. 7 з.п.ф-лы, 8 ил. ния; на фиг.5 - функциональная электрическая схема БООДК; на фиг,6 -функциональная электрическая схемаформирователя кода синхронизации; нафиг.7 - функциональная электрическаясхема преобразователя кода; нафиг,8 - функциональная электрическаясхема четвертого делителя,Адаптивное устройство для сжатияцветовых сигналов телевизионныхизображений содержит аналого-цифровойпреобразователь (АЦП) 1, первый счетчик 2, блок 3 установки опорногоуровня, первый блок 4 памяти, второиблок 5 памяти, первый коммутатор 6,первый регистр 7, второй регистр 8, 9 1631752блока установки опорного уровня, введены последовательно .соединенные втоРой счетчик, к первому входу которого подключен выход первого блока сравне 5 ния, блок определения оптимальной длины кода и третий регистр, к второму входу которого подключен восьмой выход блока управления, а выход соединен с первым входом Формирователя 1 О кода, синхронизации, первый выход ко" торого соединен с третьим входом блока управления, девятый, десятыи,одиннадцатый, двенадцатый и тринадцатый выходы которого соединены соот ветственно с первым входом второго блока сравнения, вторым и третьим входами Формирователя кода синхронизации, и первым и вторым входом преобразователя кода, введены последо вательно соединенные четвертый регистр, к первому, второму и третьему входам которого подключен соответственно второй выход первого коммутатора и четырнадцатый выход блока уп равления, пятый регистр, к второму входу которого подключен пятнадцатый выход блока управления, третий блок сравнения, к второму входу которого подключен шестнадцатый выход блока 30 управления, элемент ИЛИ, третий счетчик, к другому входу которого подключен семнадцатый выход блока управления, и мультиплексор, к другому входу котОРОГО подключен ВыхОд третьеГО Ре гистра, а выход - соединен с вторым входом элемента ИЛИ, а также введеныЪпоследовательно соединенные четвертый счетчик, к первому входу которого подключен выход элемента ИЛИ, второй 41 коммутатор, третий блок памяти иблок элементов ИЛИ, к второму входу которого подключен второй выход формирователя кода синхронизации, а выход соединен с третьим входом преобразователя кода, выход которого является выходом адаптивного устройства для сжатия цветовых сигналов телевизионных изображений, введены шестой Регистр, к первому, второму и третье му входам которого подключены выход четвертого счетчика, восемнадцатый выход блока управления и выход второго блока сравнения а выход соединен с вторым входом второго блока 55 сравнения, к третьему входу которого подключен второй вход второго коммутатора и первый выход введенного пятого счетчика, второй выход которого соединен с вторым входом четвертого счетчика, третьим входом пятого регистра, третьим входом четвертого регистра, вторым входом второго счетчика, третьим входом первого. регистра и вторым входом первого счетчика, а второй вход соединен с девятнадцатым выходом блока управления, двадцатый, двадцать первый, двадцать второй и двадцать третий выходы которого соединены соответственно с третьим и четвертым входами второго коммутатора, с вторым и третьим входами третьего блока памяти, к четвертому и пятому входам которого подключены соответственно выходы третьего счет" чика и четвертого регистра введен четвертый блок памяти, к первому, второму, третьему, четвертому и пятому входам которого подключены соответственно Второй выход второго коммутатора, выходы четвертого регистра третьего счетчика, двадцать четвертый и двадцать пятый выходы блока управления, а выход соединен с третьим входом блока элементов ИЛИ.2, Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок управления содержит последовательно соединенные первый триггер, первый вход которого является вторым входом блока управления, первый элемент И, первый счетчик и первый демультиплексор, к второму входу которого подключен выход первого триггера, а первый, второй и третий выходы являются соответственно вторым, третьим и седьмым выходами блока управления, последовательно соединенные первую линию задержки, второй триггер, второй элемент И, второй счетчик и второй демультиплексор, к другому входу которого подключен выход второго триггера, а первый, второй, третий и четвертый выходы являются соответственно семнадцатым, пятнадцатым, четырнадцатым и шестнадцатым выходами блока управления, последовательно соединенные генератор тактовых импульсов (ГТИ) и первый делитель, выход котоРого соединен с вторыми входами первого и второго элементов И, к третьим входам которых подключен первый вход первого триггера через первый элемент. НЕ, последовательно соединенные вторую линию задержки и третий триггер, выход которого является десятым выходом блока управления, 1631752 22последовательно соединенные четвертый триггер, первый вход которого является первым входом блока управления, а второй вход соединен с входом третьего триггера, третий элемент И, к другому входу которого подключен выход ГТИ через второй делитель, третий делитель, четвертый делитель, второй и третий входы которого являются соответственно третьим входом и десятым выходом блока управления, и третий демультиплексор, к другому входу которого подключен выход третьего элемента И через третий счетчик, а первый и второй выходы являются соответственно девятнадцатым и объединенными девятым и тринадцатым выходами блока управления, пятый делитель, вход которого соединен с четвертым выходом первого демультиплексора, а выход является восьмым выхо-дом блока управления, первый элемент ИЛИ, к первому,и второму входам которого подключены соответственно пятый 25 выход первого демультиплексора и первый выход второго демультиплексо. ра, а выход является пятым выходом блока управления, последовательно соединенные шестой делитель, к входу которого подключен шестой выход демультиплексора, и второй элемент ИЛИ, выход которого является первым выходом блока управления, седьмой, делитель, к входу которого подключен пятый выход второго демультиплексора, а выход является восемнадцатым и один-. надцатым выходами блока управления, восьмой, делитель, к входу которого подключен шестой выход второго де О мультиплексора, а выход соединен с вторым входом второго элемента ИЛИ, .входом второй линии задержки и вторым входом второго триггера, пятый триггер, к входу которого подключен выход 45 второго элемента ИЛИ, а первый и второй выходы являются объединенными шестым и двадцатым выходами блока управления и объединенными четвертым и двадцать вторым выходами блока управления; а также четвертый пятый, шестой и седьмой элементы И, выходы которых являются соответственно двадцать вторым, двадцать третьим, двадцать четвертым и двадцать пятым выхо 55 дами блока управления, к первому ивторому входам четвертого элемента И подключены соответственно первый вход пятого триггера и объединенные первый вход шестого элемента И и шестойвыход второго демультиплексора, к второму входу пятого элемента И,подключен первый вход седьмого элемента Ии третий выход третьего демультиплексора, к второму входу шестого элемента И подключен второй вход седьмогоэлемента И и второй выход пятоготриггера, при этом выход третьегоделителя является двенадцатым выходомблока управления, а выход шестого делителя соединен с входом первой линиизадержки и вторым входом первоготриггера.3. Устройство по п,1, о т л и -ч а ю щ е е с я тем, что коммутаторсодержит первый и второй блоки элементов И, объединенные первые входыкоторых являются вторым входом коммутатора, а выходы соединены с первымивходами соответственно первого и второго блоков элементов ИЛИ, к вторымвходам которых подключены выходытретьего и четвертого блоков элементов И, объединенные первые входы которых являются первым входом коммутатора, при этом объединенные вторыевходы первого и четвертого блоковэлементов И являются третьим входомкоммутатора, четвертым входом которого являются объединенные вторые входывторого и третьего блоков элементовИ, выходами коммутатора являются выходы блока элементов ИЛИ,4. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что блок сравнения содержит последовательно соединенные элемент сравнения, первый ивторой входы которого являются соответствующими входами блока сравнения,элемент НЕ и элемент И, другой входкоторого является третьим входом блока сравнения, выход которого являетсявыходом элемента И.5. Устройство по п.1, о т л и - .ч а ю щ е е с я тем, что блок определения оптимальной длины кода содержит иэлементов сравнения, и, ==1 оя М (где М - количество элементовотображения в кадре), объединенныевходы которых являются первым входом .блока определения оптимальной длиныкода и -2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,к первым входам которых подключенывыходы соответствующих элементов ссравнения, а выходы соединены с соответствующими входами шифратора, квходу которого подключен выход перво 23163 го элемента сравнения, а выход является выходом блока определения оптимальной длины кода, а также элемент НЕ, включенный между входом (и -1)-го блока сравнения и и -м входом шиФратора, при этом вторые входы -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ где -1 (и -2), соединены с выходом (+1)-го элемента сравнения.6. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что формирователь кода синхронизации содержит регистр,кода, сигнальный и управляющий входы которого являются соответственно первым и третьим входами формирователя кода синхронизации, а выходы соединены с первыми входами каждого из К элементов И, входящих в блок элементов И, где К 1 орпщ, вторые входы которых объединены, соединены с входом блока памяти и являются третьим входом формирователя кода синхронизации, первым выходом которого являются выходы регистра, а вторым выходом - выходы блока памяти и блока элементов И.7. Устройство по п,1, о т л и - ч а ю щ е е с я тем, что преобразователь кода содержит последовательно соединенные счетчик, входы которого являются соответственно первым и вторым входами преобразователя кода, и мультиплексор, информационный вход которого является третьим входом преобразователя кода, выходом которого является выход мультиплексора.108. Устройство по п,1, о т л ич а ю щ е е с я тем, что четвертый делитель блока .управления содержит последовательно соединенные счетчик, первый вход которого является первым входом четвертого делителя блока управления, элемент сравнения к другим входам которого подключен выход сумматора, элемент И, к другому входу 20 которого подключен выход элемента НЕ,и элемент ИЛИ, выход которого является выходом четвертого делителя блока управления, а к второму входу подключен выход счетчика, к второму входу которого подключен выход элемента И, при этом вход сумматора и вход элемента НЕ являются соответственно вторым и третьим входами четвертого делителя блока управления.Фаг. дСоставитель И.Грацианскаяедактор Н,Горват ТехредМ,Дндык Коррек Шарош аказ 55 ираж 391 исное И Го ГКНТ СССР дарственного 113035, митета по изоб сква, Ж, Ра ениям кая н открытиям и д. 4/5первый блок 9 сравнения, второй счетчик 10, Ьлок определения оптимальнойдлины кода (БООДК) 11, третий регистр12, четвертый регистр 13, пятый регистр 14, третий блок 15 сравнения,элемент ИЛИ 16, третий счетчик 17,четвертый счетчик 18, шестой регистр19, пятый счетчик 20, мультиплексор21, второй блок 22 сравнения, второй 10коммутатор 23, третий блок 24 памяти,четвертый блок 25 памяти, блок элементов ИЛИ 26, формирователь 27 кодасинхронизации, преобразователь кода28, блок 29 управления, 15Блок управления 29 (фиг.2) содержит первый триггер 30, первый элементНЕ 31, первую линию задержки 32, генератор тактовых импульсов (ГТИ) 33,вторую линию задержки 34, второй 20триггер 35, первый делитель 36, второй делитель 37, третий триггер 38,четвертый триггер 39, первый элементИ 40, второй элемент И 41, третийэлемент И 42, третий делитель 43, 25первый счетчик 44, второй счетчик 45,четвертый делитель 46, третий счетчик47, первый демультиплексор 48, второйдемультиплексор 49, третий демультип-,лексор 50, пятый делитель 51, шестой З 0делитель 52,седьмой делитель 53,восьмойделитель 54, пятый триггер 55, первыйэлемент ИПИ 56, второй элемент Ю 1 И 57,четвертый элемент И 58, пятый элементИ. 59.; шестой элемент И 60, седьмойэлемент И 61,Первый коммутатор 6 (фиг. 3) содержит первый, второй, третий, четвертый, блоки элементов И 62,1-62,4первый и второй, блоки элементовИПИ 63,1, 63.2.Первый блок сравнения 9 (фиг,4)содержит элемент сравнения 64, элемент НЕ 65, элемент И 65.Блок определения оптимальной длины 45кода 11 (фиг.5) содержит первый,второй, третий и -ый элементы сравнения Ь 7,1, 67,2-67 (и ;1) первый,второй " (и -2)-ой элементы ИСКЛЮЧЧАЮЩЕЕ й 1 И Ь 8,1, 68,2, 68 (и, -2),элемент НЕ 69, шифратор 70,формирователь кода синхронизации27 (фиг.Ь) содержит блок 7 1 памяти,регистр 72, блок элементов И 73.Преобразователь кода 28 (фиг.7) содержит счетчик 74, мультиплексор 75. Четвертый делитель 46 (фиг.8) содержит элемент НЕ 76, счетчик 77, сумматор 78, элемент сравнения 79,элемент И 80, элемент ИЛИ 81,Устройство работает следующим образом.Аналоговый ТВ-сигнал преобразуетсяв АЦП 1 в цифровую форму, где каждомуэлементу отображения соответствуетЫ-разрядный код цветности, а записывается в первый блок 4 памяти, Одновременно осуществляется подсчет числаполос в кадре, По окончании записина основании подсчитанного числа полос осуществляется выбор оптимальнойдлины кодового слова, характеризующего длину полосы. Поступающий на входустройства аналоговый сигнал следующего кадра подвергается аналогичномупреобразованию и записывается во второй блок 5 памяти. Одновременно осуществляется считывание кодов цветности из первого блока 4 памяти, ихкодирование с оптимальной длиной кодовых слов: и запись кодированных инструкций в третий блок 24 памяти, Припоступлении на вход устройства аналогового сигнала очередного кадра кодированные инструкции считываются изтретьего блока 34 памяти на вход устройства. Одновременно поступающий навход устройства сигнал обрабатываетсяАЦП 1 и записывается в первый блок 4памяти. Параллельно с этим производится считывание кодов цветности предыдущего кадра из второго блока 5 памяти, их кодирование кодом оптимальнойдлины и запись полученных кодированных инструкций в четвертый блок 25памяти. Таким образом, в устройствеодновременно осуществляется обработка трех следующих друг эа другом кадров. Это обеспечивает обработку информации без потерь.Рассмотрим работу устройства поструктурной схеме (фиг.1).В исходном состоянии первый счетчик 2, первый регистр 7, второй регистр 8, второй счетчик 10, четвертыйрегистр 13, пятый регистр 14, четвертый счетчик 18,шестой регистр 19,пятый счетчик 20 обнулены.Входной аналоговый сигнал одновременно поступает на вход АЦП 1, входблока 3 установки опорного уровня,Блок 3 установки опорного уровня формирует и выдает на вход блока 29 управления импульс, соответствующий .кадровому гасящему импульсу. Этот импульс, разрешает работу блока 29уйравления, Параллельный ш-разрядныйкод цветности с выхода АЦП 1 поступает на первые (информационные) входыпервого, второго блоков 4 и 5 памяти.Так как на вход "Запись" блока 4 памяти подается единичный потенциалс выхода блока 29 управления, а натретий вход "Запись" блока 5 памятиподается нулевой потенциал с выходаблока 29 управления, то поступающийкод цветности записывается в блок 4памяти по адресу, сформированному подвоздействием импульса с выхода блока29 управления на выходе первогосчетчика 2. Одновременно из блоков 4и 5 памяти считывается содержимоеячеек памяти, имеющих этот адрес,Таким образом, информация, записываемая в блок 4 памяти одновременносчитывается с его выхода. Коды с выходов первого, второго блока 4, 5памяти поступает соответственно надва входа первого коммутатора 6. Всоответствии с комбинацией сигналовна других входах коммутатора 6 первыйвход его подключается к первому выходу, а второй вход - ко второму выходукоммутатора 6. Код с первого выходакоммутатора 6 поступает на первый(информационный) входпервого регистра 7 и записывается в него по приходуимпульса с блока 29 управления навторой вход (синхровход) регистра 7.По приходу импульса с выхода блока 29управления на второй вход (синхровход) второго регистра 8 в него записывается код, поступающий с выходапервого регистра 7, за счет того,что импульс с выхода блока 29 опережает импульс с другого выхода блока9, во второй регистр 8 записываетсякод цветности предыдущего элементаотображения (или нулевой комбинациив случае поступления на вход регистра 7 кода цветности первого элементаотображения кадра), а в первый регистр 7 записывается код цветноститекущего элемента отображения. Этикоды сравниваются в первом блоке 9сравнения. В случае различия кодовна выходе блока 9 сравнения по приходу на его третий вход импульса свыхода блока 29 управления формируется единичный импульс. При совпадениикодов на выходе блока 9 сравнениясохраняется нулевой потенциал. Второйсчетчик 10 осуществляет подсчет импульсов и выдачу результата на вход блока определения оптимальной длийыкода (БООК) 11. Под воздействием:этого кода БООДК 11 определяет и ти вьщает код значения и на инфороптмационный вход третьего регистра 12,Однако записываться код пв регистр 12 не будет, так как записьосуществляется по приходу на синхровход регистра 12 импульса с выходаблока 09 управления 29, который формируется по окончании поступлениякадра на вход устройства, При поступлении на вход устройства строчногогасящего импульса на выходе блока 3установки опорного уровня формируетсяимпульс, блокирующий выдачу импульсовс соответствующих выходов блока 29управления на время строчного гасяще 20 го импульса, По описанному алгоритмуосуществляется запись в первый блок 4памяти кодов цветности всех элементовотображения и определение пд дляпоступившего кадра, По окончании пос тупления кадра на вход устройства импульс с выхода блока 29 управленияобеспечит запись в регистр 12 кода.По окончании записи на выходе блока29 управления формируется импульс, 30 обнуляющий первый счетчик 2, первыйрегистр 7, второй регистр 8, второйсчетчик 10, четвертый регистр 13, пятый регистр 14, четвертый счетчик 18,пятый счетчик 20.Поступающий на вход устройствааналоговый сигнал следующего кадраобрабатывается аналогично описанному,с той разницей, что запись кодовценности элементов отображения произ О водится во второй блок 5 памяти, выход которого коммутатор 6 подключаетк первому (информационному) входурегистра 7. Одновременно с записьюиз первого блока 4 памяти осуществля ется считывание кодов цветности кадра, по для которого была определена, В соответствии с комбинацией сигналов на входах коммутатора 5, выходблока 4 памяти подключается к инфор мационному входу четвертого регистра13. По приходу импульса с выходаблока 29 управления на синхровход регистра 13 в него осуществляется за"пись кода, считываемого из блока 4памяти. По приходу импульса с выходаблока 29 управления на синхровход регистра 14 в него записывается код,поступающий с выхода регистра 14, внего записывается код, поступающий16:.11752 35 с выхода регистра 13, За с:чет того, что импульс с одного Выхода блока 29 опережает импульс с другого Выхода блока 29 в пятый регистр 14 записы%5 вается код цветности предыдущего элемента отображения (или нулевая комбинация в случае считывания кода цвет- ности из первой ячейки памяти блока 4 памяти)1 а в четвертый регистр 13 10 записывается код цветности текущего элемента отображения, Эти коды сравниваются в третьем блоке 15 сравнения, В случае совпадения кодов на выходе блока 15 сравнения сохраняется нулевой потенциал. При этом состояние счетчика 17 увеличивается на единицу под воздействием импульса с выхода блока 29 управления, а состояние счетчика 18 не изменяется. Коммутатор 23 в соответствии с комбинацией сигналов на своих входах подключает выход счетчика 18 к адресному входу третьего блока 24.памяти, С приходом на вход "Запись" блока 24 памяти Им пульса с выхода блока 29 управления в блок 26 памяти во адресу, сформированному на выходе счетчика 18, записывается кодированная инструкция, содержащая информацию о цветности 3 О (Х) и длинР полосы Л), При этом код цветности поступает с выхода четвертого регистра 13 на младших разрядов информационного входа блока 25 памяти, а код длины полосы - с выхода счетчика 17 на и, старших разрядов информационного входа блока 24 памяти. Если длина полосы превышает вели Поотчину 2 элементов, то информация 0 такой полосе записыВается В Виде 4 О нескольких последовательных инструкций с одинаковым кодом цветности, Происходит это следующим образом, При поступлении на счетный вход счетЧИКа 17 ,2 + 1)-го ИМПуЛьСа На порт-М 45 разряде выхода счетчика 17. устанавливается единичный потенциал. Поступающий на адресный вход мультиплексора 21 код иразрешает прохождение этого потенциала на выходе мультиплексора, Пройдя через элемент И 1 И 16, этот сигнал обнуляет счетчик 17 и увеличивает состояние счетчика 18 на единицу, Это приводит к тому, что запись инструкции В блок 26 иамя 55 тн происходит по новому адресу. В случае различия кодов цпетности текущего и предыдущего элементов отображения на Выходе блока 15 с.раннР.ния Формируется Рдипи МП 4 с импульс, обнуляюший счРтчик 1 7 и унРлпчиваюнийсостояние счет сика 18 на единицу.При этом новая инс;трукия записывается в блок 24 памяти по новому адресу. Кодированные инструкции одновременно подаются и на информационныевходы четвертого блока 25 памяти,однако на его работу не влияют, таккак блок 25 памяти работает в режимесчитывания. По окончании кодированиякадра с выхода блока 29 управленияна синхровход шестого регистра 19поступает импульс, обеспечивающийзапись в регистр 19 кода максимального адреса (А , т.е, кода адресай)ячейки памяти, в ко горую записанапоследняя инструкция закодированногокадра). Одновременно на вход формирователя кода синхронизации 27 с выхода блока 29 управления поступаетимпульс, разрешающий запись в регистрформирователя 27 кода изакодированного кадра. По окончании записиэтот код выдается со стороны выходаформирователя 27 на вход блока 29 управления. Одновременно с выхода блока29 управления выдается импульс, обнуляющий первый счетчик 2 первый регистр 7, второй регистр 8, второйсчетчик 10, четвертый регистр 13,пятый регистр 14, четвертый счетчик18, пятый счетчик 20,Поступающий на вход устройствааналоговый сигнал Очередного кадраобрабатывается и записывается в первый блок 4 памяти аналогично описанному. Одновременно коды цветности,считываемые из второго блока 5 памяти, кодируются аналогично описанному,с той разницей, что запись кодированного инструкцией осуществляется вчетвертый блок 25 памяти. Одновременно с поступлением на вход устройствасигнала очередного кадра начинаетсясчитывание кодированных инструкцийиз блока 24 памяти на выход устройства следующим образом. С выхода блока29 управления на вход Формирователя27 кода синхронизации поступает импульс, длительность которого равнавремени считывания кода синхронизациина выход устройства, причем заднийфронт этого импульса совпадает сзадним Фронтом кадрового гасящего импульса. С поступлением импульса навторой вход формирователя 27 ня еговыхоЕе Формируется и Выдается чепсзблок элементов ИЛИ 26 на вход преобразователя кода 28 ,щ+пн)-разрядный код синхронизации, состоящий из (щ+и -Е) -го маркера и Е-разрядногоЛкода поптОдновременно с выхода блока 29 управления на второй вход преобразователя кода 28 начинают поступать импульсы, обеспечивающие преобразование параллельного кода синхронизации в последовательный и выдачу его на выход устройства, По окончании считывания кода синхронизации на выходе блока 29 управления формируется импульс, устанавливающий преобразователь кода 28 в исходное состояние, Одновременно завершается поступление импульса с выхода блока 29 управления и на выходе формирователя 27 кода синхронизации устанавливается нулевой потенциал. Одновременно с импульсом на входе преобразователя кода 28 на выходе блока 29 формируется импульс, поступающий на вход второго блока 22 сравнения, По окончании этого импульса с выхода блока 29 управления счетный вход пятого счетчика 20 поступает единичный импульс. Под воздействием этого импульса на выходе счетчика 20 формируется код адреса ячейки памяти, содержимое которой предстоит считать. Этот код сравнивается во втором блоке 22 сравнения с кодом максимального адреса, хранящимся в регистре 19, При несовпадении кодов нулевой потенциал на выходе блока 22 сравнения сохраняется. Коммутатор 23 в соответствии с комбинацией сигналов на третьем, четвертом своих входах подключает выход счетчика 20 к адресному входу блока 24 памяти. По приходу импульса с выхода блока 20 на вход "Считывание" блок 24 памяти осуществляет считывание содержимого адресуемой ячейки памяти через блок элементов ИЛИ 26 на вход преобразователя кода 28. На другой вход преобразователя кода 28 поступают импульсы с выхода блока 29, обеспечивая преобразование параллельного кода в последовательный и выдачу его на выход устройства. По окончании считывания (щ+и) -разрядной инструкции на выход устройства преобразователь кода 28 устанавливается импульсом с выхода блока 29 управления в исходное состояние. После этого счетчик 20 под воздействием импульса с выхода блока 29 управления формирует 5 1 О 5 20 25 30 35 40 45 50 55 новый код адреса. В дальнейшем считывание инструкций осуществляется по описанному алгоритму до тех пор, пока коды максимального адреса и адреса, формируемого счетчиком 20, не совпадут. В этом случае по приходу импульса с выхода блока 29 управления на вход блока 22 сравнения на его выходе формируется единичный импульс. Этот импульс обнуляет регистр 19 и, поступая на вход блока 29 управления, блокирует выдачу импульсов с соответствующих выходов блока 29 управления, За счет того, что импульс на входе блока 22 опережает импульс на выходе входа счетчика 20, на выходе блока 22 сравнения формируется сигнал результата сравнения кода максимального адреса ячейки памяти, содержимое из которой уже считано на выход устройства. Таким образом, блокировка выдачи импульсов с соответствующих выходов блока 29 управления произойдет уже после окончания считывания всех инструкций кадра на выход устройства, По окончании обработки поступающего на вход устройства кадра на выходах блока 29 управления одновременно формируются импульсы, которые разрешают запись кода максимального адреса в регистр 19, кода ив регистр формирователя 27 кода синхронизации, По окончании записи импульс с выхода блока 29 управления разрешает запись кода и т следующего кадра в регистр 12, По окончании этой записи импульс с выхода блока 29 управления устанавливает первый счетчик 2, первый, второй регистр 7 и 8, второй счетчик 10, четвертый регистр 13, пятый регистр 14, четвертый счетчик 18, пятый счетчик 20 в нулевое состояние.Блок управления 29 работает следующим образом.В исходном состоянии первый триггер 30, второй, третий триггер 35 и 38, четвертый триггер 39, шестой счетчик 44, седьмой счетчик 45, восьмой счетчик 47, пятый триггер 55 находятся в нулевом состоянии, ГТИ 33 формирует импульсы с частотой в 21 (щ+1) раз выше частоты обработки информации АЦП 1, Эти импульсы поступают одновременно на входы делителей 36 и 37, осуществляющих деление частоты входных импульсов соответственно на Зх(щ+1) и 7, Импульсы, формируемые на выходе делителя 36 с частотойв 7 раз большей частоты обработки информации АЦП 1, поступают одновременно на третьи входы элементов И 40 и 41. Импульсы, формируемые на выходе делителя 37 с частотой в Зх(ш+1) раз выше частоты обработки информации АЦП 1, поступают на второй вход элемента И 42.Поступающий на вход блока 29 управления импульс, соответствующий кадровому гасящему импульсу, подается одновременно на первый вход первого триггера 30, первого элемента НЕ 32, По заднему фронту этого импульса триггер 30 переключается в единичное состояние, Одновременно на выходе элемента НЕ 31 устанавливается единичный потенциал, Сигналы с выходов . триггера 30 и элемента НЕ 31 разрешают прохождение импульсов с выхода делителя 36 через первый элемент И 40, Эти импульсы поступают на вход счетчика 44, который формирует код адреса выхода демультиплексора 48, на который коммутируется первый вход этого демультиплексора. Так как частота импульсов, поступающих на вход счет-, чика 44 в 7 раз выше частоты обработки информации АЦП 1, то на всех семи выходах демультиплексора 48 будут появляться импульсы с частотой, равной частоте обработки информации АЦП 1, Импульсы с первого выхода демуль"типлексора 48 через элемент ИЛИ 56 поступают на выход блока 29 управления, Импульсы со второго, третьего, четвертого выходов демультиплексора 48 поступают на выходы блока 29 управления, Импульсы с шестого, седьмого выходов демультиплексора 48 поступают соответственно на входы пятого, шестого делителей 51 и 52, При поступлении на вход блока 29 управления импульса, соответствующего строчному гасящему импульсу, на выходе элемента НЕ 31 устанавливается нулевой потенциал, блокирующий прохождение импуль" сов через элемент И 40, По окончании импульса, соответствующего строчному ,гасящему импульсу, прохождение импульсов через элемент И 40 возобновляется. При поступлении на вход пятого делителя 51 И импульсов на его выходе Формируется импульс, поступающий на выход блока 29 управления.При поступлении на вход шестого дели. теля 52 И импульсов на его выходе, формируется импульс, поступающий одновременно на первый вход элементаИЛИ 57, вход линии задержки 32 и устанавливающий триггер 30 в нулевое 5состояние. При этом блокируется прохождение импульсов через элемент И 40.Импульс с выхода элемента ИЛИ 57 поступает на выход 29.7,блока 29 управления и одновременно на вход триггера 55. При этом триггер 55 переключается в противоположное состояние,обеспечивая изменения (инвертирование) сигналов на выходах соответствующего блока 29 управления. Импульс,задержанный линией задержки 32 навремя кадрового гасящего импульса,устанавливает триггер 35 в единичноесостояние. Единичные потенциалы свыхода триггера 35 и выхода элемента. НЕ 31 разрешают прохождение импульсовс выхода делителя 36 через второйэлемент И 41 на вход счетчика 45.Счетчик 45 формирует код адреса выхода демультиплексора 49, на который 25 коммутируется первый вход этого демультиплексора, Так как частота импульсов, поступающих на вход счетчика45, в 7 раз выше частоты обработкиинформации АЦП 1, то на всех семивыходах демультиплексора 49 будутформироваться импульсы с частотой,равной частоте обработки информацииАЦП 1. Импульсы на выходах демультиплексора 49 будут появляться синхронно 35с импульсами на одноименных выходахдемультиплексора 48Импульсы с первого выхода демультиплексора 49 поступают на выход блока 29 управленияи одновременно через элемент ИЛИ 55 40 на соответствующий выход блока 29 уп- .равления, Импульсы с выходы демультиплексора 49 поступают на вход седьмого делителя 53. При поступлениина вход делителя 52 М импульсов на 45 его выходе формируется импульс поступающий одновременно на выходы блока29 управления. Импульсы с седьмоговыхода демультиплексора 49 поступаютодновременно.на вход делителя 54,вторые входы элементов И 58, 60.В зависимости от состояния триггера35 эти импульсы проходят через элемент И 58 на выход блока 29 или черезэлемент И 60 на другой выход блока29. При поступлении на вход делителя5 И импульсов на его выходе формируется импульс, устанавливающий второйтриггер 35 в нулевое сос гояние и поступающий на вход второй линии задерж 13141631752ки 34, второй вход элемента ИЛИ 57, Нулевой потенциал с выхода триггера 35 блокирует прохождение импульсов через элемент И 41, Импульс с выхода элемента ИЛИ 57 поступает на выходблока 29 и одновременно на вход триггера 55, При этом триггер 55 переключается в противоположное состояние, обеспечивая смену инвертирование управляющих сигналов на соответствующих выходах блока 29 управления. Импульс, задержанный в линии задержки 34 на время, равное о, - иск (где ь кги длительность кадрового гасящего импульса, ь сх - время считывания кодалсинхронизации на выход устройства), поступает одновременно на вход третьего триггера 38, вход четвертого триггера 39, При этом триггер 38 фор мирует импульс, длительность которого равна Сс 1, а триггер 39 переключает,ся в единичное состояние, разрешая прохождение импульсов с выхода делителя 37 через элемент И 42, Импульс 25 с триггера 38 поступает на выход блока 19 управления и одновременно - на первый вход четвертого делителя 47, Импульсы с выхода элемента И 42 поступайт одновременно на вход делителя 43, вход счетчика 4, Делитель 43 осуосуществляет деление частоты входных импульсов на 3. Импульсы на выходе делителя 43 формируются с частотой, в (в+1) раз большей частоты обработки35 информации АЦП 1, Зти импульсы поступают на второй вход делителя 46 и одновременно на выход блока 29 управления, Счетчик 47 формирует код адреса выхода демультиплексора 50, .к ко торому подключается его первый вход, Делитель 46 осуществляет деление частоты входных импульсов на (ш+и ) при считывании кода синхронизации и на (ш+и ) при считывании инструкций о кадре, При этом код значения и от поступает на третий вход делителя 46, который служит входом блока 29 управления, Импульсы с выхода делителя 46поступают на первый вход демультиплек. сора 50, В соответствии с адресами, формируемыми счетчиком 47, каждый из этих импульсов последовательно появляется на всех трех выходах демультиплексора 50. С первого выхода демультиплексора 50 эти импульсы поступают55 одновременно на выходы блока 29 управления . Это со второго выхода демультиплексора 50 импульсы поступают на выход блока 29 управления. С третьего выхода демультиплексора 50 импульсы поступают одновременно на входы элементов И 59, Ь 1 и в соответствии с комбинацией сигналов на выходахтриггера 55 выдаются на соответствующий выход Ьлока 29 управленияПрипоступлении импульса на вход блокауправления 29 - вход триггера 39 переключается в нулевое состояние, блокируя прохождение импульсов черезэлемент И 42.Первый коммутатор 6 работает следующим образом,Параллельный код, поступающий напервый вход коммутатора 6, поразрядноподается на первые входы элементов И,составляющих первый, второй блокиэлементов И Ь 2,1, Ь 2,2, Поступающийна второй вход коммутатора б параллельный код поразрядно подается напервые входы элементов И, составляющих третий, четвертый блоки элементовИ 62.3. 62,4, Положительный потенци,ал, подаваемый на третий вход комму-.татора 6, поступает на вторые входыэлементов И, составляющих первый -четвертый блоки элементов И 62,162,4 и разрешает прохождение кодов,поступающих на их первые входы. Кодыс выхода первого блока элементов ИЬ 2,1 поступают на первые входы элементов ИЛИ, составляющих второй блокэлементов И 63,1, Нулевой потенциал,подаваемый на четвертый вход коммутатора 6, запрещает прохождение кодовчерез второй, третий блоки элементовИ 62.2, 62,3. Нулевые потенциалы,поступающие с выхода третьего блокаэлементов И Ь 2,3. на вторые входы элементов ИЛИ второго блока элементовИЛИ 63.1, не искажают код, поступающий на первые входы элементов ИЛИблока 63.1. Точно так же нулевые потенциалы с выхода второго блока элементов И 62,2 не искажают код,поступающий на вторые входы элементов ИПИ блока 63,2, В результатепервый вход коммутатора 6 оказываетсяподключенным к своему первому выходу,а второй вход - ко второму выходу.При (инвертировании) изменении сигналов на третьем и четвертом входахкоммутатора б на противоположные первый вход коммутатора 6 оказывается1подключенным к своему второму выходу,а второй вход - к первому выходу.Первый блок сравнения 9 работает следующим образом.Коды, поступающие на первый, второй вход первого блока сравнения 9, поразрядно сравниваются в первом элементе сравнения 64. Сигнал результата сравнения с выхода А-В элемента сравнения 64 инвертируется во втором элементе НЕ 65 и поступает на первый вход восьмого элемента И 66. В случае совпадения поступающих кодов на выходе второго элемента НЕ 65 формируется нулевой потенциал, который блокирует прохождение импульса, поступающего на второй вход восьмого элемента И 66, на выход блока сравнения 9. При несовпадении кодов формируемый на выходе элемента НЕ 65 единичный потенциал разрешает прохождение импульса через 20 элемент И бб на выход блока сравнения 9.Блок определения оптимальной длины кода (БООДК) 11 работает следующим образом, 25Поступающий на вход БООДК 21 и -разрядный код числа полос (Р ) од Иновременно сравнивается на элементах сравнения 67,1-67.(и -1) с кодами верхних границ интервалов числа полос ЗО с неизменным значением и . На выходах0 втА ) В элементов сравненйя, у которых значение коца границы меньше значения поступающих на вход БООДК 1 1 кода, устанавливается единичный потенциал, На выходах остальных элементов сравнения устанавливается. нулевой потенциал, 11 ри этом значение числа полос оказывается в интервале, ограниченном значениями двух соседних верхних гра О ниц, коды которых подаются на входы В соседних элементов сравнения, сигналы на выходах А В которых различны, Для определения этого интервала сигналы с выходов соседних элементов 45 сравнения сравниваются на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 68,1-68.(п -2). Единичный потенциал появляется на выходе только того элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, на входы которого подаются различные потенциалы. Если на выходах А)В всех эле 5 О ментов сравнения 67,1-67 (и -1) устанавливаются единичные потенциалы, то на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 68,1-68.(п;2), выходе элемента НЕ 69 установятся нулевые потенциалы, В55 этом случае единичный потенциал снимается непосредственно с выхода А )В второго элемента сравнения 67. 1, Если на выходах А В всех элементов сравнения 67,1-67.(п -1) устанавливаются нулевые потенциалы, то на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 68,1 68.(п -2) устанавливаются также нулевые потенциалы В этом случае единичный потенциал устанавливается на выходе элемента НЕ 69.Таким образом, при любом поступающем на вход БООДК 11 коде на вход шифратора 70 поступает унитарный код (т.е. код, имеющий только один едиНичный разряд), причем единичный потенциал подается на вход, номер которого совпадает со значением пц . Под действием этого сигнала на выходе шифратора 70 формируется и выдается на выход БООДК 11 двоичный код знап пФормирователь 27 кода синхронизации работает следующим образом.На информационные входы седьмого регистра 72 параллельно поступает код и , По приходу импульса на синхровход регистра 72 этот код записывается в него, С выхода регистра 72 код выдается на второй выход формирователя кода синхронизации 27 и одновременно поразрядно подается на первые входы элементов И 73. По приходу импульса с выхода 29, 24 блока управления 29 из пятого блока памяти 71 считывается (ш+и -Е)-разрядный синхрокод. Одновременно этот импульс разрешает прохождение 1-разрядного кода и с выхода седьмого регистра 72 через элементы И блока 73. Выходы блока памяти 71 и блока элементов И 73 образуют первый выход формирователя кода синхронизации 27, По окончании импульса с выхода 29, 24 блока управления 29 на выходах блока памя-. ти 71 и блока элементов И 73 устанавливаются нулевые потенциалы.Преобразователь кода 28 работает следующим образом,На счетный вход счетчика 74 поступают тактовые импульсы с частотой в (ш+1) раз выше частоты обработки информации АЦП 1, Счетчик 74 формирует и выдает на адресные входы мультиплексора 75 адрес информационного входа мультиплексора 75, подключаемого на выход мультиплексора преобразователя кода 28, На информационные входы мультиплексора 75 поразрядно поступают коды с выхода блока элементов ИЛИ 26, По окончании считывания15 20 25 30 35 40 45 50 55 1716 З последнего (щ+п )-го разряда счетоптчик 74 обнуляется путем подачи на его обнуляющий вход импульса с выхода 29. 28 бпока управления 29, В дальнейшем работа преобразователя кода 28 протекает по описанному алгоритму и прекращается по окончании поступления импульсов на счетный вход счетчика .74.Четвертый делитель 46 работает следующим образом.Поступающий на третий вход делителя 46 код числа складывается в сумматоре 78 с кодом числа п и подаваемым на вход В сумматора 78, Полученный в результате код суммы (щ+п) с выхода сумматора 78 поступает на вход В (и +.1)-го элемента сравнения 79, В исходном состоянии десятый счетчик 77 находится в нулевом состоянии, Поступающие на второй вход делителя 46 импульсы проходят на счетный вход счетчика 77. При этом на выходе счетчика 77 формируется код числа поступивших импульсов. При равенстве кодов на входах А и В элемента сравнения 79 на его выходе А-В формируется единичный потенциал. Если на первый вход делителя 46 поступает широкий импульс с выхода третьего триггера 38, то на выходе. четвертого элемента НЕ 76 формируется нулевой потенциал, запрещающий прохождение сигнала с выхода элемента сравнения 79 через девятый элемент И 80, Очередной поступающий на второй вход делителя 46 импульс изменяет состояние счетчика 77. При этом на выходе элемента сравнения 79 устанавливается нулевой потенциал. При переполнении счетчика 77 на его выходе переполнения формируется импульс, поступающий через элемент ИЛИ 81 на выход делителя 46. При этом счетчик 77 устанавливается в исходное состояние. В этот момент импульс, поступающий на первый вход делителя 46, заканчивается, и на выходе элемента НЕ 76 устанавливается единичный потенциал, разрешающий прохождение сигналов с выхода элемента сравнения 79 через элемент И 80. С поступлением импульсов на второй вход делителя 56 на выходе счетчика 77 формируются коды, соответствующие количеству поступивших импульсов. Эти коды поступают на вход А элемента сравнения 79. При равенстве кодов на входах А и В элемента сравнения 79 на его выходе А-В формируется единичный потенциал.Этот сигнал проходит через элементИ 80 и поступает на обнуляющий входсчетчика 77, а также через элементИЛИ 81 на выход делителя 46. Приэтом счетчик 77 обнуляется и на выходе элемента сравнения 79 устанавливается нулевой потенциал. В дальнейшемработа делителя 46 проходит по описанному алгоритму. Формула из обретения 1. Адаптивное устройство для сжатия цветовых сигналов телевизионных изображений, содержащее аналого-цифровой преобразователь (АЦП), первый блок сравнения, блок установки опорного уровня, вход которого соединен с входом АЦП и является входом адаптивного устройства для сжатия цветовых сигналов телевизионных изображений, первый блок памяти, формирователь кода синхронизации, второй блок сравнения, выход которого соединен с первым входом блока управления, и преобразователь кода, о т л и ч а ю щ е е с я тем, что, с целью увеличения коэффициента сжатия, введены последовательно соединенные первый счетчик, второй блок памяти, к второму входу которого подключен первый вход первого блока памяти и выход АЦП, первый коммутатор, к второму входу которого подключен выход первого блока памяти, первый регистр и второй регистр, выход которого соединен с первым входом первого блока сравнения, к второму входу которого подключен первый вход второго регистра, и выход первого регистра к второму и третьему входам которого подключены первый и второй выходы блока управления, третий и четвертый выходы которого соединены соответственно с вторым входом первого регистра, с объединенными третьим входом первого коммутатора и вторым входом первого блока памяти, к третьему входу которого подключен выход первого счетчика, к первому входу которого подключен пятый выход блока управления к шестому и седьмому выходам и второму входу которого подключены соответственно объединенные третий вход второго блока памяти и четвертый вход первого коммутатора, третий вход первого блока сравнения и выход