Система для программного управления

СОЮЗ СОВЕТСНИХ ОЦИАЛИСТИЧЕСНИХ СПУБЛИН 1191 (11) 05 В 19/18 ГОСУДАРСТВЕННЫЙ НО ПО ДЕЛАМ ИЗОБРЕТЕНИ ТЕТ ССИ ОТНРЫ ОПИСАНИЕ ИЗОБРЕТЕН К АВТОРСКОМ ЕЛЬСТ Ленин СССР 1976. ГО УПР(54) СИСТЕМА ДЛЯ ПРОГРАММНОЛЕНИЯ(57) Устройство относится к обавтоматики и вычислительной теЦель изобретения - повышение с ти обучения, Оно содержит блок ввода программы 1, задатчики импульсов 2 и 3, блоки управления приводами 4, 5, цифровой компаратор 11, блок памяти 10, счетчик импульсов 8 и блок режимов 12, Для достижения поставленной цели в устройство введены блок управления 9 памятью, генератор импульсов 13 и два блока ключей 6 и 7. Устройство может найти применение для программного управления технологическими агрегатами с синхронно-синфаэной связью координат: роботами, обслуживающими поточные и автоматические линии намоточО ными и металлорежущими станками, Ж ткацкими и бумагоделательными машинами, 1 э.п.ф-лы, 12 ил..Коте КорректорЕ.Ровко ехред Н.Боик Закаэ 4409/43 Тирам 836 Подписиосударственного комитета СССРлам изобретений и открытийва, Ж, Раушская наб д, 4/5 ВНИИПИпо д1 13035, Мос роектная,Производственно-полиграфическое предприятие, г.ужгород, 1251033Изобретение относится к автоматике и вычислительной технике и может найти применение для программного управления технологическими агрегатами с синхронно-синфазной связью координат: роботами, обслуживающими поточные и автоматические линии, намоточными и металлорежущимистанками, ткацкими и бумагоделательными машинами,Цель изобретения - повышение скорости обучения благодаря органиэацииавтоматического разбиения Формируемой программы на кадры и занесенияинформации в память без остановастанка.На фиг.1 изображена функциональная схема устройства; на фиг.2функциональная схема блока управления памятью; на фиг.3 - принципиальная схема эадатчика импульсов веду"щего привода; на фиг.4 - принципиальная схема эадатчика импульсовведомого привода; на фиг,5 - принципиальная схема блока режимов; на:фиг.6 - принципиальная схема второго блока ключей; на фиг.7 - принципиальная схема первого блока ключей;,на фиг.8 - принципиальная схема блока памяти; на фиг.9 " временная диаграмма работы устройства; на фиг.10временная диаграмма работы блока управления памятью; на фиг.11 - пример дешифратора; на Фиг,12 - схемасинхронизации,Система программного управления(Фиг,1 содержит блок 1 ввода программы, эадатчики импульсов ведущего привода 2 и импульсов ведомогопривода 3, блок 4 управления ведущим приводом, блок 5 управления ведомым приводом, второй блок 6 ключей, первый блок 7 ключей, счетчик 8импульсов, блок 9 управления памятьюблок 1 О памяти, цифровой компаратор11, блок 12 режимов, генератор 13тактовых импульсов. Блок 9 управления памятью содержит элемент НЕ 14, первый 15 и второй 16 формирователи импульсов, счетчик 17 кадров, регистр 18, компаратор 19, первый элемент И 20, дешифратор 21, делитель 22 частоты, второй элемент И 23, первый элемент ИЛИ 24, первую 25 и вторую 26 схемы синхронизации, второй элемент ИЛИ 27, третий 28 и четвертый 29 элементы И. Задатчик 2 импульсов ведущегопривода содерздгт инвертор 30, счетчик 31 импульсов, а задатчик 3 импульсов ведомого привода - инверто 5 ры 32 и 33 и счетчик 34 импульсов,Блок 12 режимов содержит КБ-триггер35, элемент И 36, резисторы 37-39,диод 40, конденсатор 41.Блок 6 ключей состоит из элемен 1 О тов 2-2 И-ИЛИ-НЕ 42-46, элементовНЕ 47-52, а блок ключей 7 - иэ элементов 2-2 И-ИЛИ-НЕ 53-62, элементов НЕ 63-73, элементов И 74-79.Дешифратор 21 (фиг,11) состоит15 из элемента И 80, элементов НЕ 8 1-85,элемента 2 И-ИЛИ-НЕ 86,Схема 25 (26) синхронизации содержит два КБ-триггера 87 и 88, элемент И 89 и элемент НЕ 90.Ю Блок 10 памяти содержит преобразователи 91-94 кода, элементы НЕ95-109.Устройство работает в одном иэтрех режимов, В режиме Запись про 25 граммы" в блоке 10 памяти формируется программа обработки изделия, а врежиме "Воспроизведение" сформированная программа отрабатывается настанке, В третьем режиме "Очисткапамяти" обнуляется содержимое всехячеек памяти.Для очистки блока 10 памяти необходимо без пуска системы перевестиее в режим записи, для чего необхо 35,димо зафиксировать кнопку "Запись"в блоке 12 режимов в нажатом положении, При этом на второй выходеблока 12 режимов устанавливаетсясигнал "1", на первом - также "1",От генератора 13 тактовых импульсов на второй и первый вход блока 9управления памятью поступают две синхронизированные между собой последовательности импульсов, их частотыопределяются соотношением Г151а длительность импульсов по обоимвходам одинакова, Иэ названных двухпоследовательностей в блоке 9 управления памятью Формируется 5 тактовыхпоследовательностей: ТИ 1, ТИ 2, ТИЗ,ТИ 4, ТИ 5, необходимых для синхронизации всех управляющих сигналов бло.ка 9, Частота всех импульсных последовательностей одинакова и равна 55 тО 1 т 02 --у длительность импульса= 1 Н . Импульс первойтактовой последовательности ТИ 1 появляется через й = 2 И 2 после импуль3251 3са частотой последовательности Г Импульсы всех остальных последовательностей сдвинуты друг относительно друга на= 2 Л, Первая тактовая последовательность ТИ 1 используется для синхронизации входных асинхронных управляющих команд, поступающих на первый, второй и пятый входы, блока 9, Вторая последовательность ТИ 2 используется также для 10 синхронизации и для формирования сигнала записи по четвертому выходублока 9 управления памятью, С помощью третьей последовательности ТИЗформируется сигнал обнуления счетчи руется в нажатом положении. При этомна выходах блока 12 устанавливаетсясигнал "1", Блок 9 управления памятью постоянно с частотой Е формирует управляющие сигналы последовательно на четвертом, втором и третьих выходах, код счетчика 17 кадров (адрес ячеек памяти) изменяется на "1" в каждый период частоты Г,Если код коэффициента деления на вторых выходах блока ввода программ ра 35вен нулю, то блок 10 памяти будетполностью очищен, что дает возможность в случае необходимости записать в него любой другой начальный40код, Процесс обнуления происходит допуска системы (фиг.1).При пуске в режиме "Запись программы" кнопка "Запись" в блоке 12режимов остается в нажатом состоянии, Нажимается кнопка "Пуск" в блоке 12 режимов, и на первом выходеего появляется сигнал 0, разрешаяработу эадатчика 2 импульсов ведущего привода, На втором выходе блока 9 управления памятью будет сформирован управляющий сигнал обнуления счетчика 8 импульсов, при этомсчетчик 17 кадров в блоке 9 будеттакже обнулен (см, диаграмму нафиг. 11),55 Первым задатчиком блока 1 вводапрограммы оператор заносит в задатка 8 и смены номера кадра в блоке 9,по импульсу четвертой последовательности ТИ 4 формируется сигнал записиномера импульса в память (сигнал" 1".на третьем выходе блока 9). По 20пятому такту (ТИ 5) схемы синхронизации в блоке 9 возвращаются в исходное состояние,Для очистки блока О памяти кнопка "Запись" блока 12 режимов фикси 033 4чик 2 импульсов ведущего привода коэффициент деления, отличный от нуля,и с задатчика 2 на блок управленияведущим приводом начинает поступатьимпульсная последовательность задан-ной частоты, приводя в движение ведущий привод,Вторым задатчиком блока 1 вводапрограммы оператор через второйблок 6 ключей заносит в задатчик 3импульсов ведомого привода коэффициент деления, отличный от нуля, ис эадатчика 2 на блок 5 управленияведомым приводом начинает поступатьимпульсная последовательность заданной частоты, приводя в движение ведомый привод,Эта же импульсная последовательность заполняет счетчик 8 импульсов,Стремясь удержать рабочий орган на записываемой траектории, предварительно нанесенной на изделие,оператор изменяет коэффициент деления частоты в задатчике 3 ведомого привода с помощью второго задатчика блока 1 ввода программы, Как только оператор изменит код коэффициента деления ля ведомого .привода, цифровой компаратор 11 зафиксирует отличие кода, занесенного в память 10, от поступившего с блока 1, и сформирует на своем выходе сигнал "0". Появление "0" на пятом входе блока 9 управления памятью приводит к выработке на четвертом выходе блока 9 управления памятью сигнала разрешения записи в блок 10 памяти номера импульса в счетчике 8 импульсов, при котором изменяется коэффициент деления, После этого увеличивается на единицу адрес сигналов по адресному входу блока 10 памяти, сигналом " 1" на втором выходе блока 9 управления памятью обнуляется сче 1 чик 8 импульсов и вновь формируется сигнал разрешения записи в блок 10 памяти (на этот раз на третьем выходе блока 9 управления памятью) и в блок 10 памяти заносится новый код коэффициента деления. При каждом последующем .изменении коэффициента деления на Рторых выходах блока 1 ввода программы в текущем кадре фиксируется номер импульса со счетчика 8 импульсов, при котором произошло изменение, а затем в ячейку блока 1 О памяти с адресом, на единицу большим предыдущего, записывается код коэффициента деления с блока 1.Код последнего кадра запоминается вблоке 9 управления памятью в моментсмены режима (при переключении кланиши Воспр./запись в положение вВос 5произв едение" ),При переходе в режим воспроизведения на первом выходе блока 9 управления памятью вырабатывается сигналкоторый устанавливает на первом вы Оходе блока 12 режимов сигнал "1" изадатчик 2 импульсов ведущего привода прекращает работу, На вход блока 3блок 6 ключей передает коэффициентделения из блока 10 памяти, Блок 7 15ключей разрешает сравнение текущегокода номера импульса со счетчика 8импульсов и кода номера импульса изблока 10 памяти, при котором былсформирован очередной кадр программы. 2 ОДля запуска системы в режиме"Пуск" на блоке 12 режимов, При этомразрешается работа задатчика 2 импульсон ведущего привода, обнуляется счетчик кадров блока 9 управленияпамятью и на втором выходе его формируется сигнал "1", обнуляющий счетчик 8 импульсов. Первым задатчикомблока 1 ввода программы оператор за- ЗОносит в задатчик 2 импульсов ведущего привода коэффициент деления, отличный от нуля (или сохраняет прежний коэффициент, бывший при записи),и а задатчика 2 на блок управлениянедущим приводом начинает поступатьимпульсная последовательность заданной частоты, приводя в движение ведущий привод,Эта импульсная последонательностьзаполняет счетчик 8,Блок 7 ключей передает теперь навходы цифрового комаратора 11 длясравнения коды текущего номера импульса со счетчика 8 и номера импульса, при котором происходит схемакадра из блока 10 памяти, В момент(совпадения этих кодов на выходецифрового компаратора 11 появляетсясигнал " 1", и в блоке 9 управления50памятью на единицу увеличивается номер кадра (адреса), По новому адресуиз блока 10 памяти извлекается новыйкоэффициент деления для блока б ключей, задавая новую скорость движения55ведомого привода. По завершении обработки последнегокадра, номер которого хранится в блоке 9, блок 9 управления памятьюформирует сигнал "1" на перном выходе, который приводит к остановуведущего привода (фиг,11),Так как программа сохраняется вблоке, устройство обеспечивает многократное ее выполнение,Ведомых координат может быть несколько, Для этого необходимо соответствующим образом увеличить объемпамяти, для каждого ведомого привода необходимо иметь свой блок 6, 3,5, 7 и 11, Выходы всех схем цифровых компараторов должны быть объединены схемой ИЛИ, Блок 1 ввода программ должен иметь воэможность задаватЬ код деления для каждого ведомого привода. Остальные блоки системы остаются без изменения,Рассмотрим более подробно работусистемы программного управления,Блок 1 ввода программ может бытьреализован различными средствами(на Фиг,2 представлен один из возможных вариантов реализации блока),Для задания коэффициентов деленияздесь использованы кодовые преобразователи десятичного кода в двоичный. Для простоты изложения все схемы разработаны применительно к системе с одним ведущим и одним недо"мым приводамиЗадатчик 2 импульсов ведущего привода (фиг.3) и задатчик 3 импульсов ведомого привода (на фиг,4) построены на базе стандартных делителей частоты 31 и 34 с переменным ко. эффициентом деления. Значение коэфФициента деления для блока 2 поступает с первых выходов блока 1. Разрешение на работу задатчика 2 импульсов. поступает на управляющий вход с первого выхода блока 12 режимов. Пока этот сигнал равен "1" на выходе задатчика 2 импульсов будет нуль, ведущий и ведомый приноды неподвижны, Импульсы на С-вход блока 40 поступают с первого выхода генератора 13 импульсов. Частота с выхода блока 2 поступает на вход блока управления ведущим приводом и на тактовый вход блока 3 одновременно с коэффициентом деления на вторых выходах блока 1, определяя скоростьведомого привода, Блоки 4 и 5 управления приводами стандартные, например типа БУ-64, 1251033 810 25 При наличии на управляющем входеблока 6 ключей (фиг,б) "1" (режимзаписи) на выходы блока и с них наинформационные входы задатчика 3 импульсов ведомого привода поступает 5код коэффициента деления с блока 1.ввода программ.При появлении на управляющем входе "0" (режим воспроизведения) навыходы проходит код крэффициентаделения с блока 10 памяти,Аналогично построен блок 7 ключей (фиг,7), В режиме записи на управляющем входе с блока 12 режимовустанавливается "1", поэтому на первые и вторые выходы поступают длясравнения в цифровом компараторе 11 .коды коэффициентов деления с блока 1и блока 10 памяти, При иэображениисхем системы условно принято, чтокод коэффициента деления не будетпревышать 4-х двоичных разрядов, аразрядность счетчика 8 не будет выше 8 двоичных разрядов, поэтому дляпропуска через блок 78-разрядногокода номера импульса помимо схем2-2 И-ИЛИ-НЕ использованы элементы И.В режиме воспроизведения на управляющем входе блока 7 будет "0",что позволит пройти для сравнения 30в цифровом компараторе 11 кодам текущего номера импульса и номера им. пульса из блока 10 памяти, при котором произошла сиена кадра.Блок режимов представлен на фиг.5.35В исходном состоянии после включения питания с помощью элемента И 36на инверсном выходе КБ-триггера 35будет установлена "1", что позволитобнулить блок 2 по управляющему входу и подготовить к работе блок 9.Сигнал на втором выходе блока 12 режимов непосредственно зависит отположения клавиши "Воспр./запись",Если она зафиксирована в нижнем положении, что соответствует режимун 11записи, то на втором выходе. будет 1Пуск системы обеспечивается нажатием клавиши "Пуск", при этом появляется "0" на Б-входе КБ-триггера 35, 50и на первом выходе блока 12 устанавливается "0", разрешая работу бло"ка 2. Остановка наступает либо поокончании режима записи (клавишуВоспр./запись необходимо зафиксировать в верхнем положении), либо врежиме воспроизведения, так как втом и другом случае на входе с блока 9 появляется сигнал окончания про-.граммы (переход из "0" в "1"), устанавливается на первом выходе блока 12режимов сигнал "1",Повторный пуск обеспечивается нажатием на клавишу Пуск", функциональная.схема блока 9 управления памятью приведена на фиг.2, а на фиг.10показана временная диаграмма работысоставных частей блока 9, Перед началом записи программы с помощьюблока 12 на первом выходе блока управления памятью будет установлена"1",- на втором входе - также " 1", Напятом входе сигнал может быть любымв зависимости от значений кодов свторых выходов блока 1 (фиг, 1) иблока 10 памяти, Счетчик 17 кадров(фиг.2) может находиться в произвольном состоянии, Для очистки памятинадо, не запуская системы, установить код коэффициента деления навторых выходах блока 1 равным нулю,тогда на первом (31) выходе дешифратора 21 (фиг,2) установится "1". Навыходе второй схемы 26 синхронизации в каждом периоде частоты сигнал "1" появляется по импульсу тактовой последовательности ТИ 2, поступающему с выхода 34 делителя частоты 22, что позволяет этому же импульсу последовательности ТИ 2 пройти через четвертый ключ 39 на 1 Чвыход блока 9 управления и далее навход записи блока 10 памяти, гдезаписывается код номера импульса сосчетчика 8 на фиг.1. В первый момент после включения питания он может оказаться нулевым, но после пер"вого же цикла записи счетчик будетобнулен и до пуска системы его состояние не изменится. Таким образом, та часть памяти, в которую записывается номер импульса, будет очищена. Сигнал "1" с выхода схемы 26 (фиг.2), пройдя через второй элемент ИЛИ 27 на вход второго элемента И 23, разрешает пройти импульсу тактовой последовательности ТИЗ на счетный вход счетчика 17 кадров, тем самым изменяя его код на "1", и через первый элемент ИЛИ 24 - на второй выход блока 9 и далее на вход сброса счетчика 8, обнуляя его, Импульс тактовой последовательности ТИ 4, пройдя через третий элемент, И 28 на третий выход блока 9, обнуляет ячей 9 12510ку памяти адрес которой определенсчетчиком 7 кадров,Импульс последовательности ТИ 5возвращает вторую схему 26 синхронизации в исходное состояние ("0" навыходе), то же самое будет сделаносо схемой 25 в режиме "Воспроизведение" (см, диаграмму на Фиг.10).Рассмотренный процесс обнуленияпамяти происходит в каждом периоде Очастоты Г 1, поступающей на третийвход блока 9, до пуска системы.При пуске системы в режиме записина первом входе, блока 9 появляется"0"При этом второй Формирователь 1615импульсов формирует импульс, которыйобнуляет счетчик 17 кадров и черезсхему 24 - счетчик 8 (Фиг,1),Над диаграмме (фиг,10) рассмотренчастный случай появления двух импульсов подряд в течение периода частоты Г 1, что не является сбоем, поскольку импульс на вход записи счетчика 8 (фиг.1) может придти не раньше первого после пуска импульса тактовой частоты с первого выхода генератора 13 тактовых импульсов.Начинается процесс записи программы. При изменении кода на вторыхвыходах блока 1 бифровой компаратор 11 0устанавливает отличие кодов из блока 1 и из блока 10 памяти, на пятомвходе блока 9 появится "0", дешифратор 21 (фиг,9) на первом выходе 31формирует "1", Сигнал " 1" после син 35хронизабии во второй схеме 26 производит, как показано на диаграмме(фиг, 12), вначале запись в ячейкупамяти с адресом "00-00" номера импульса со счетчика 8, при которомизменяется код коэффициента деления,затем изменяется на единицу код адреса ячейки (номер кадра) и обнуляетсчетчик 8, В следующем такте записывается код коэффициента деленияПовторное изменение коэффициентаделения приводит сначала к записиномера импульса, при котором произошло изменение, в ячейку памяти с адресом "00-01", затем к смене адресаи записи нового коэффициента деления,По окончании записи программыклавишу "Васпр,/Запись" необходимовозвратить в верхнее положение, Приэтом на втором входе блока 9 появля-ется "0", первый формирователь 15(фиг 2) формирует импульс, которыйзаписывает в регистр 18 номер пос 10леднего кадра программы. По окончании записи на выходе регистра 18 оказывается тот же код, что и на выходе счетчика 17, что выявляется цифровым компаратором 19. На его выходе (А=В) появляется сигнал "1", который через первый ключ 20 поступает на первый выход блока 9 и далее на вход блока 12 режимов, Происходит остановка системы.При повторном пуске уже в режимевоспроизведения ведомый привод работает от программы, Счетчик 17 кадров и счетчик 8 (фиг,1) обнуляетсяпри пуске импульсом, сформированнымвторым формирователем 16 (фиг,2), Навходы цифрового компаратора 11 (фиг.1)при этом поступают код номера импульсов со счетчика 8 и код, записан-,ный в блоке 9 памяти в ячейке с нулевым адресом, Когда поступает равенство кодов, на выходе комнаратора 11появляется " 1", на втором выходе 32дешифратора 21 (Фиг,2) формируетсясигнал "1", который после синхронизации в схеме 25 разрешает прохождение импульса тактовой последовательности ТИЗ через второй ключ 23, Данный импульс увеличивает на " 1" номеркадра в счетчике 17 и, пройдя черезпервый элемент,ИЛИ 24, обнуляет счетчик 8. Коэффициент деления иэ блока 10 памяти через первый блок 6 поступает на входы задатчика 3 импульсовведомого привода, устанавливая ведомому приводу необходимую скорость.По окончании первого кадра компаратор 11 вновь выявляет равенство кодов импульсов и увеличивает номеркадра на единицу и т,д,По окончании программы компаратор 11 (фиг1) выявляется номер импульса, при котором коэффициент деления на вторых выходах блока 1 был усстановлен равным нулю, и формируетна своем выходе сигнал "1", счетчик17 кадров (фиг,9) устанавливает насвоих выходах код последнего кадра,на входах А и В компаратора 19 кодыр 1 вны, и на его выходе появляЕтся(фиг.5) в исходное состояние, Системаостановлена, Блоки 2 и 8 обнулены.Счетчик 17 кадров (фиг,9) также обнулен импульсом тактовой последовательности ТИЗ,формула изобретения 1, Система для программмного управления, содержащая блок режимов, цифровой компаратор, задатчик импуль сов ведомого привода, выходы которого подключены к входам блока управления ведомого привода, и после- . довательно соединенные блок ввода программы, задатчик импульсов ведуще 10 го привода, счетчик импульсов и блокпамяти, второй вход которого соединен с вторым выходом блока вводапрограммы, первый выход блока режимов подключен к управляющему входузадатчика импульсов ведущего привода, выход которого соединен с входомблока управления ведущего привода ис первым входом задатчика импульсовведомого привода, о т л и ч а ющ а я с я тем, что, с целью повышения скорости обучения, в системувведены первый и второй блоки ключей, генератор тактовых импульсов,подключенный первым выходом к первому 25 входу блока управления памятью, вторым выходом - к тактовому входу задатчика импульсов ведущего приводаи к второму входу блока управленияпамятью, третий и четвертый входыкоторого соединены соответственно спервым и вторь 1 м выходами блока режимов, а пятый вход - с выходом цифрового компаратора, входы которогоподключены к выходам первого блокаключей, соединенного первыми и вторыми входами с первыми и вторыми выходами блока памяти, третьим входами - с выходами счетчика импульсов,четвертыми входами - с вторыми выхо 30 35 дами блока ввода программы и блокапамяти и с первыми входами второгоблока ключей, управляющий вход которого подключен к управляющему входупервого блока ключей, к первому управляющему входу блока управленияпамятью и к второму выходу блока режимов, выход второго блока ключейподключен к информационному входу задатчика импульсов ведомого привода,50а второй вход - к второму выходу блока памяти, третьи и четвертые входыкоторого соединены с первыми и вторыми выходами блока управления памятью, первый управляющий выход кото рого подключен к К - входусчетчика импульсов, а второйуправляющий выход - к входублока режимов. 2, Система по п,1, а т л и ч а ю.щ а я с я тем, что блок управленияпамятью содержит делитель частоты,дешифратор, два формирователя импульсов, регистр, счетчик кадров, двесхемы синхронизации, четыре элемента И, два элемента ИЛИ и элемент НЕ,выход которого соединен с .первым входом йервого элемента И, соединенноговыходом с первым выходом блока управления памятью, втором входом -с выходом компаратора, первые входыкоторого подключены к выходу регистра, вторые входы - к выходам счетчика кадров, к адресным выходам блокауправления памятью и к информационным входам регистра, управляющийвход которого через первый формирователь импульсов соединен с третьимвходом блока управления памятью,четвертый вход которого через второйформирователь импульсов соединен сК-входом счетчика кадров и через первый элемент ИЛИ - с вторым выходомблока управления памятью, второйвход первого элемента ИЛИ соединенс С-входом счетчика кадров и черезвторой элемент И - с выходом второго элемента ИЛИ, первый вход которого соединен с выходом первой схемысинхронизации, второй вход - с выходом второй схемы синхронизации, спервым входом третьего и четвертогоэлементов И, выходы которых подключены соответственно к третьему и чет-вертому выходам блока управления памятью, а вторые входы - к первым выходам делителя частоты, вторые выходы которого соединены с соответствую"щими входами гервой и второй схем синхронизации, первый и второй входыделителя частоты подключены соответственно к первому и второму входамблока управления памятью, третий,четвертый и пятый входы которого соединены с соответствующими входаи дешифратора, а вторые входы второго,третьего и четвертого элементов Ис соответствующими выходами делителячастоты, 1251033